業(yè)內(nèi)首款支持4.5G/LTE和以太網(wǎng)的無線時鐘即將面市

時間飛逝，科技進步速度之快已經(jīng)超乎普通人的想象，通訊世界更是日新月異。從2012年左右進入4G時代，人們切身體會到網(wǎng)絡(luò)時代的快速與便捷，而現(xiàn)如今4.5G正運籌帷幄，再過3年5G全面商用，到那時人們的生活又將是天翻地覆的變化。這種變化對于消費者來說意味著更加輕松的生活、工作和娛樂，但對于廠商來說，則是機遇和挑戰(zhàn)，對時鐘器件更甚。

新器件替代多個時鐘芯片和VCXO

近期，Silicon Labs（亦稱“芯科科技”，NASDAQ：SLAB）針對4.5G和基于以太網(wǎng)的通用公共無線電接口（eCPRI）無線應(yīng)用，推出了全新的系列高性能、多通道抖動衰減時鐘產(chǎn)品——新型Si5381/82/86系列時鐘產(chǎn)品。新型Si5381/82/86系列時鐘產(chǎn)品利用Silicon Labs經(jīng)過驗證的DSPLL技術(shù)提供先進的時鐘解決方案，在單芯片中集成了4G/LTE和以太網(wǎng)時鐘。

Silicon Labs時鐘產(chǎn)品高級營銷總監(jiān)James Wilson表示：“HetNet和eCPRI設(shè)備部署正在為5G鋪平道路。通過選擇Silicon Labs的Si538x無線時鐘，無線系統(tǒng)設(shè)計人員可以將小型蜂窩網(wǎng)絡(luò)、DAS、μ-BTS以及其他設(shè)計的成本、功耗和復雜性降至最低。Silicon Labs基于DSPLL的Si538x時鐘是業(yè)界首款將低相噪4G/LTE時鐘和低抖動以太網(wǎng)時鐘結(jié)合在一起的時鐘IC?！?/span>

預(yù)計到2021年，全球?qū)碛?.6B互聯(lián)網(wǎng)用戶，27.1B網(wǎng)絡(luò)設(shè)備和連接，而82%的總IP流量將會以視頻形式傳輸。在這之前，服務(wù)提供商將通過部署小型蜂窩網(wǎng)絡(luò)、超小型蜂窩網(wǎng)絡(luò)、DAS、μ-BTS和回傳設(shè)備來構(gòu)建5G網(wǎng)絡(luò)。通過增加室外網(wǎng)絡(luò)覆蓋和容量，改善室內(nèi)信號接收，和現(xiàn)有的4G/LTE網(wǎng)絡(luò)相輔相成。隨著運營商逐漸轉(zhuǎn)移到使用基于以太網(wǎng)的eCPRI前傳網(wǎng)絡(luò)來增加基帶單元與遠程無線電頭之間的前傳連接的容量，他們開始在網(wǎng)絡(luò)邊緣部署異構(gòu)網(wǎng)絡(luò)（HetNet）設(shè)備。而成本、功耗和尺寸限制成為HetNet設(shè)備硬件設(shè)計人員要面臨的特殊挑戰(zhàn)。

Silicon Labs此次推出的這些高集成度的時鐘產(chǎn)品可替代通常在高要求應(yīng)用中所需的多個時鐘器件和壓控振蕩器（VCXO），這些應(yīng)用包括小型蜂窩網(wǎng)絡(luò)、分布式天線系統(tǒng)（DAS）、μ-BTS，基帶單元（BBU）和前傳/回傳設(shè)備等。通過在單個IC中結(jié)合4G/LTE和以太網(wǎng)時鐘，Si538x系列產(chǎn)品大大簡化了HetNet設(shè)備中的時鐘生成，可提供與競爭方案相比功耗降低55%、占板面積減小70%的突破性解決方案。

小型蜂窩網(wǎng)絡(luò)和DAS設(shè)備是“一體化”基站，需要為4G/LTE收發(fā)器、基帶處理和以太網(wǎng)/Wi-Fi連接提供參考時鐘。Si5386時鐘的低相噪DSPLL以緊湊的單芯片設(shè)計取代了分立時鐘IC、VCXO和環(huán)路濾波器件。此外，Si5386時鐘集成了五個MultiSynth小數(shù)時鐘合成器，可以非常方便的提供以太網(wǎng)和基帶參考時鐘。這種現(xiàn)代化的單PLL+ MultiSynth架構(gòu)設(shè)計，相對于依賴多個PLL和分立振蕩器的解決方案，提供了卓越的可靠性。

解決10/25/100G嚴格要求的時鐘設(shè)計解決方案

Silicon Labs推出全新的高性能時鐘發(fā)生器系列產(chǎn)品，特別針對10/25/100G應(yīng)用提供業(yè)界最高集成度的時鐘解決方案。在諸多如超大型數(shù)據(jù)中心交換機、服務(wù)器、存儲、網(wǎng)絡(luò)等應(yīng)用中，有很多如以太網(wǎng)交換機、網(wǎng)絡(luò)處理器、服務(wù)器SoC和FPGA等，在單個IC中集成了數(shù)據(jù)路徑處理、CPU功能和多個串行/解串器（SerDes）。因此，這些設(shè)備需要多樣化的參考時鐘組合。10/25/100G SerDes具有嚴格的抖動要求，通常需要具有<300fsrms最大抖動性能的時鐘。CPU鎖相環(huán)具有較低的抖動要求，但經(jīng)常使用擴頻時鐘來最小化電磁干擾（EMI）。

與使用石英振蕩器、緩沖器和固定頻率時鐘發(fā)生器的傳統(tǒng)時鐘解決方案不同，Si5332時鐘在單芯片器件中產(chǎn)生所有SerDes、處理器和系統(tǒng)時鐘，同時提供顯著的抖動余量，使系統(tǒng)開發(fā)人員能夠有把握地簡化時鐘樹。Silicon Labs時鐘產(chǎn)品高級營銷總監(jiān)James Wilson表示：“超高速數(shù)據(jù)中心正在迅速從10G遷移到25G、50G和100G以太網(wǎng)，以便加速數(shù)據(jù)傳輸和提高網(wǎng)絡(luò)效率。這波新投資周期促使設(shè)備制造商將交換機和接入端口升級到更高速率，并采用更高性能的時鐘解決方案。通過選擇Silicon Labs的Si5332任意頻率時鐘芯片，系統(tǒng)設(shè)計人員能夠優(yōu)化其時鐘樹設(shè)計，且不影響時鐘性能?！?/span>

新型系列產(chǎn)品支持PCI Express，這是連接微處理器、網(wǎng)絡(luò)、存儲和內(nèi)存的長期主流標準。PCI-SIG組織最近推出了PCI Express 4.0（0.9版本），支持16GT/s數(shù)據(jù)速率。Si5332系列產(chǎn)品完全符合PCI Express 4.0標準，同時為PCIe Gen 4規(guī)格提供60%的抖動余量。其他行業(yè)聯(lián)盟，包括CCIX、Gen-Z、NVLink和OpenCAPI，正在開發(fā)支持高達25GT/s速率的串行互連替代技術(shù)。除了要求低抖動時鐘之外，其中一些解決方案還需要展頻參考時鐘。Si5332系列產(chǎn)品提供支持雙獨立展頻通路的多功能解決方案。在每個輸出基礎(chǔ)上啟用展頻時鐘生成，這使得單個時鐘器件能夠同時支持展頻和非展頻時鐘的混合模式?？偠灾?，這些特性使得Si5332系列產(chǎn)品成為高速串行互連參考時鐘的最佳解決方案。

Si5332時鐘發(fā)生器專門用于簡化時鐘樹設(shè)計，且不影響性能或功耗。新型系列產(chǎn)品集成了兩個MultiSynth小數(shù)時鐘合成器和五個獨立的整數(shù)分頻器，無需使用固定頻率時鐘和振蕩器來產(chǎn)生時鐘。Si5332時鐘具有230fs rms抖動性能，提供優(yōu)于競爭解決方案2-5倍的低抖動性能，同時提供10/25/100G SerDes時鐘要求。Si5332時鐘集成了大量片上電源調(diào)節(jié)器，無需競爭解決方案通常所需的片外昂貴的分立低壓差（LDO）穩(wěn)壓器?；贛ultiSynth架構(gòu)的Si5332系列產(chǎn)品同樣針對電源效率進行了優(yōu)化，功耗比競爭對手低50-60%。

價格和供貨

Si5381/82/86無線時鐘現(xiàn)已提供樣片，計劃于12月份批量生產(chǎn)。而Si5332任意頻率時鐘產(chǎn)品現(xiàn)已量產(chǎn)，可提供樣片。樣片可以在兩周內(nèi)發(fā)貨，批量產(chǎn)品可在四周內(nèi)發(fā)貨。在一萬片訂購數(shù)量下，Si5386單價為6.77美元起；6路輸出的Si5332產(chǎn)品單價為4.25美元起；12路輸出的Si5332產(chǎn)品單價為4.90美元起。此外，SiliconLabs提供相應(yīng)的開發(fā)套件套件能夠提供快速、方便的器件評估。