<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > fpga最小系統(tǒng)設(shè)計(jì)和原理圖解析

          fpga最小系統(tǒng)設(shè)計(jì)和原理圖解析

          作者: 時(shí)間:2017-10-11 來(lái)源:網(wǎng)絡(luò) 收藏

          FPGA的定義

            FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。FPGA的開(kāi)發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開(kāi)發(fā)有很大不同。FPGA以并行運(yùn)算為主,以硬件描述語(yǔ)言來(lái)實(shí)現(xiàn);相比于PC或單片機(jī)(無(wú)論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別,也造成了FPGA開(kāi)發(fā)入門(mén)較難。下面給大家?guī)?lái)了幾組原理圖設(shè)計(jì):

          本文引用地址:http://www.ex-cimer.com/article/201710/365314.htm

            復(fù)位和晶振電路原理圖設(shè)計(jì)

            一個(gè)芯片,尤其是可編程芯片,通常在上電的瞬間需要一個(gè)短暫的時(shí)間進(jìn)行內(nèi)部參數(shù)的初始化,這個(gè)時(shí)候芯片無(wú)法立即進(jìn)入工作狀態(tài)。通常稱(chēng)上電初始化這些工作為復(fù)位,完成這個(gè)功能的電路稱(chēng)之為復(fù)位電路。本FPGA 芯片使用的是低電平復(fù)位,支持上電復(fù)位和手動(dòng)復(fù)位,RESET 按下之后產(chǎn)生低電平。

            

            復(fù)位電路原理圖設(shè)計(jì)

            晶振電路原理圖設(shè)計(jì)

            晶振是為電路提供頻率基準(zhǔn)的元器件,通常分成有源晶振和無(wú)源晶振兩個(gè)大類(lèi),無(wú)源晶振需要芯片內(nèi)部有振蕩器,并且晶振的信號(hào)電壓根據(jù)起振電路而定,允許不同的電壓,但無(wú)源晶振通常信號(hào)質(zhì)量和精度較差,需要精確匹配外圍電路(電感、電容、電阻等),如需更換晶振時(shí)要同時(shí)更換外圍的電路。有源晶振不需要芯片的內(nèi)部振蕩器,可以提供高精度的頻率基準(zhǔn),信號(hào)質(zhì)量也較無(wú)源晶振要好。本FPGA 芯片采用50MHZ 的有源貼片晶振作為芯片工作的時(shí)鐘輸入。

            

            晶振電路原理圖設(shè)計(jì)

            按鍵開(kāi)關(guān)電路原理圖設(shè)計(jì)

            最小系統(tǒng)板上使用的四腿按鍵實(shí)際上是分兩組,每組中的兩個(gè)是相通的,而兩組直接是通過(guò)上面的按鈕來(lái)控制通斷狀態(tài)的。簡(jiǎn)單理解成開(kāi)關(guān)就可以了,按下去兩端就形成短路,松開(kāi)手就形成開(kāi)路。短路相當(dāng)于輸入0,開(kāi)路為1。另外需要說(shuō)明的是,由于按鍵屬于機(jī)械開(kāi)關(guān),按動(dòng)過(guò)程不可避免存在抖動(dòng)的現(xiàn)象,所以用戶(hù)按下按鍵的時(shí)間可以稍微長(zhǎng)一點(diǎn)。

            

            按鍵開(kāi)關(guān)電路原理圖設(shè)計(jì)

            八位撥碼開(kāi)關(guān)電路原理圖設(shè)計(jì)

            撥碼開(kāi)關(guān)就是相當(dāng)與一個(gè)開(kāi)關(guān)量,撥到ON 就表示接通,OFF 就是斷開(kāi),在數(shù)字電路中對(duì) 0、1,通常用于二進(jìn)制輸入。本課題最小系統(tǒng)板使用八位撥碼開(kāi)關(guān)作為一個(gè)字節(jié)的輸入,撥到ON 時(shí)相當(dāng)于輸入“1”,默認(rèn)輸入“0”。

            

            八位撥碼開(kāi)關(guān)電路原理圖設(shè)計(jì)

            最小系統(tǒng)電路設(shè)計(jì)的總體電路原理圖

            使用AlTIum 軟件設(shè)計(jì)的電路原理圖,F(xiàn)PGA 最小系統(tǒng)板包括時(shí)鐘電路、復(fù)位電路、電源電路、JATG 電路、PROM 配置電路、顯示模塊電路、開(kāi)關(guān)電路以及各種接口電路。

            

            最小系統(tǒng)電路設(shè)計(jì)的總體電路原理圖

            FPGA產(chǎn)品的應(yīng)用領(lǐng)域已經(jīng)從原來(lái)的通信擴(kuò)展到消費(fèi)電子、汽車(chē)電子、工業(yè)控制、測(cè)試測(cè)量等廣泛的領(lǐng)域。把相對(duì)成熟的技術(shù)應(yīng)用到某些特定領(lǐng)域如通訊,視頻,信息處理等等開(kāi)發(fā)出滿(mǎn)足行業(yè)需要并能被行業(yè)客戶(hù)接受的產(chǎn)品這方面主要是FPGA技術(shù)和專(zhuān)業(yè)技術(shù)的結(jié)合問(wèn)題,另外還有就是與專(zhuān)業(yè)客戶(hù)的界面問(wèn)題產(chǎn)品設(shè)計(jì)還包括專(zhuān)業(yè)工具類(lèi)產(chǎn)品及民用產(chǎn)品,前者重點(diǎn)在性能,后者對(duì)價(jià)格敏感產(chǎn)品設(shè)計(jì)以實(shí)現(xiàn)產(chǎn)品功能為主要目的,F(xiàn)PGA技術(shù)是一個(gè)實(shí)現(xiàn)手段在這個(gè)領(lǐng)域,F(xiàn)PGA因?yàn)榫邆浣涌?,控制,功能IP,內(nèi)嵌CPU等特點(diǎn)有條件實(shí)現(xiàn)一個(gè)構(gòu)造簡(jiǎn)單,固化程度高,功能全面的系統(tǒng)產(chǎn)品設(shè)計(jì)將是FPGA技術(shù)應(yīng)用最廣大的市場(chǎng),具有極大的爆發(fā)性的需求空間產(chǎn)品設(shè)計(jì)對(duì)技術(shù)人員的要求比較高,路途也比較漫長(zhǎng)不過(guò)現(xiàn)在整個(gè)行業(yè)正處在組建“首發(fā)團(tuán)隊(duì)”的狀態(tài),只要加入,前途光明產(chǎn)品設(shè)計(jì)是一種職業(yè)發(fā)展方向定位,不是簡(jiǎn)單的愛(ài)好就能做到的!產(chǎn)品設(shè)計(jì)領(lǐng)域會(huì)造就大量的企業(yè)和企業(yè)家,是一個(gè)發(fā)展熱點(diǎn)和機(jī)遇。



          關(guān)鍵詞: fpga

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();