<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 元件/連接器 > 設計應用 > 詳解先進的半導體工藝之FinFET

          詳解先進的半導體工藝之FinFET

          作者: 時間:2017-10-13 來源:網(wǎng)絡 收藏

          稱為鰭式場效晶體管(FinField-EffectTransistor;)是一種新的互補式金氧半導體(CMOS)晶體管。閘長已可小于25奈米。該項技術的發(fā)明人是加州大學伯克利分校的胡正明教授。Fin是魚鰭的意思,命名根據(jù)晶體管的形狀與魚鰭的相似性。

          本文引用地址:http://www.ex-cimer.com/article/201710/365743.htm

          發(fā)明人

          該項技術的發(fā)明人是加州大學伯克利分校的胡正明(ChenmingHu)教授。胡正明教授1968年在臺灣國立大學獲電子工程學士學位,1970年和1973年在伯克利大學獲得電子工程與計算機科學碩士和博士學位?,F(xiàn)為美國工程院院士。2000年憑借FinFET獲得美國國防部高級研究項目局最杰出技術成就獎 (DARPAMostOutstandingTechnicalAccomplishmentAward)。他研究的BSIM模型已成為晶體管模型的唯一國際標準,培養(yǎng)了100多名學生,許多學生已經(jīng)成為這個領域的大牛,曾獲Berkeley的最高教學獎;于2001~2004年擔任臺積電的CTO。

          胡正明(ChenmingHu)教授

          FinFET的工作原理

          FinFET 閘長已可小于25nm,未來預期可以進一步縮小至9nm,約是人類頭發(fā)寬度的1萬分之1。由于在這種導體技術上的突破,未來芯片設計人員可望能夠?qū)⒊売嬎銠C設計成只有指甲般大小。FinFET源自于傳統(tǒng)標準的晶體管—場效晶體管(Field-EffectTransistor;FET)的一項創(chuàng)新設計。在傳統(tǒng)晶體管結構中,控制電流通過的閘門,只能在閘門的一側控制電路的接通與斷開,屬于平面的架構。在FinFET的架構中,閘門成類似魚鰭的叉狀3D架構,可于電路的兩側控制電路的接通與斷開。這種設計可以大幅改善電路控制并減少漏電流(leakage),也可以大幅縮短晶體管的閘長。

          發(fā)展狀態(tài)

          在 2011年初,英特爾公司推出了商業(yè)化的FinFET,使用在其22nm節(jié)點的工藝上。從IntelCorei7-3770之后的22nm的處理器均使用了FinFET技術。由于FinFET具有功耗低,面積小的優(yōu)點,臺灣積體電路制造股份有限公司(TSMC)等主要半導體代工已經(jīng)開始計劃推出自己的 FinFET晶體管,為未來的移動處理器等提供更快,更省電的處理器。從2012年起,F(xiàn)inFET已經(jīng)開始向20納米節(jié)點和14nm節(jié)點推進。

          在所有的實際應用中,體硅和SOI晶圓具有類似的性能和成本;但是,由于體硅FinFET器件具有更大的工藝差異性而使得制造變得更具挑戰(zhàn)性。體硅晶圓加工的高差異性使其最終產(chǎn)品的性能變得不可預測。我們發(fā)現(xiàn),兩種工藝方案具有類似的直流DC和交流AC特性。與SOIFinFET相比,PN結隔離 FinFET器件性能將會受到寄生電容增大5%~6%得影響。

          采用PN結隔離的體硅FinFET器件的工藝流程

          與此相反,對工藝差異性的比較表明,SOIFinFET器件可能具有更好的匹配特性。在SOI工藝中,“鰭”的高度和寬度可能更加容易控制,而體硅工藝則在制造和工藝控制方面面臨著更為嚴峻的挑戰(zhàn)。

          SOIFinFET器件和PN結隔離體硅FinFET器件的差異性比較

          SOIFinFET、體硅FinFET和平面晶體管的性能比較

          在22nm技術節(jié)點階段,對提高器件密度的期望使得FinFET器件開始具有比平面技術更為實在的優(yōu)勢。

          首先,接觸柵極的節(jié)距必須按比例縮小到小于約束柵constraininggate的長度,也就是要小于所有高性能晶體管的溝道長度。FinFET器件本身所具有的短溝道性能優(yōu)勢將可以進行上述的按比例縮小,而不會產(chǎn)生在平面晶體管中由于需要進行大面積溝道摻雜所引起的有害效應。

          同時,對 SRAM位單元的期望已開始規(guī)定對每個獨立晶體管在差異性上的要求。未摻雜的體硅FinFET器件,正如大多數(shù)重點研究所關注的,是需要消除注入摻雜濃度的隨機波動(RDF)對器件差異性的影響,對于低工作電壓的高性能SRAM位單元來說,去除這種RDF可能是必需的。

          SOIFinFET和PN結隔離體硅FinFET器件的成本對比

          SOI和體硅FinFET器件的總成本之差(相對于總的晶圓制作成本)

          SOIFinFET由于增加了基片的成本,使其總的器件成本有所增加。但在大批量生產(chǎn)中,這種基片成本的增量將在很大程度上能抵消由于體硅器件復雜工藝造成的成本增量。

          掌握 FinFET 技術,就是掌握市場競爭力

          簡而言之,鰭式場效電晶體是閘極長度縮小到 20 納米以下的關鍵,擁有這個技術的制程與專利,才能確保未來在半導體市場上的競爭力,這也是讓許多國際大廠趨之若騖的主因。值得一提的是,這個技術的發(fā)明人胡正明教授,就是梁孟松的博士論文指導教授,換句話說,梁孟松是這個技術的核心人物之一,臺積電沒有重用梁孟松繼續(xù)研發(fā)這個技術,致使他跳糟到三星電子,讓三星電子的 FinFET 制程技術在短短數(shù)年間突飛猛進甚至超越臺積電,這才是未來臺灣半導體晶圓代工產(chǎn)業(yè)最大的危機,雖然臺積電控告梁孟松侵權與違反競業(yè)禁止條款獲得勝訴,但是內(nèi)行人都知道這是贏了面子輸了里子,科技公司的人事安排、升遷、管理如何才能留住人才,值得國內(nèi)相關的科技廠商做為借鏡。



          關鍵詞: FinFET 半導體工藝

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();