史上最全：主板上常見(jiàn)的接口信號(hào)定義與分類(lèi)詳解

　　cpu與外部設(shè)備、存儲(chǔ)器的連接和數(shù)據(jù)交換都需要通過(guò)接口設(shè)備來(lái)實(shí)現(xiàn)，前者被稱(chēng)為I/O接口，而后者則被稱(chēng)為存儲(chǔ)器接口。存儲(chǔ)器通常在cpu的同步控制下工作，接口電路比較簡(jiǎn)單，I/O接口的功能是負(fù)責(zé)實(shí)現(xiàn)cpu通過(guò)系統(tǒng)總線(xiàn)把I/O電路和外圍設(shè)備聯(lián)系在一起。比如SATA，它是Serial ATA的縮寫(xiě)，即串行ATA。這是一種完全不同于并行ATA的新型硬盤(pán)接口類(lèi)型，由于采用串行方式傳輸數(shù)據(jù)而得名。SATA總線(xiàn)使用嵌入式時(shí)鐘信號(hào)，具備了更強(qiáng)的糾錯(cuò)能力，與以往相比其最大的區(qū)別在于能對(duì)傳輸指令（不僅僅是數(shù)據(jù)）進(jìn)行檢查，如果發(fā)現(xiàn)錯(cuò)誤會(huì)自動(dòng)矯正，這在很大程度上提高了數(shù)據(jù)傳輸?shù)目煽啃浴４薪涌谶€具有結(jié)構(gòu)簡(jiǎn)單、支持熱插拔的優(yōu)點(diǎn)。

　　一、cpu接口信號(hào)說(shuō)明

　　1.A［31:3］# （I/O） Address（地址總線(xiàn)）

　　這組地址信號(hào)定義了cpu的最大內(nèi)存尋址空間為4GB。在地址周期的第一個(gè)子周期中，這些Pin傳輸?shù)氖墙灰椎牡刂罚诘刂分芷诘牡诙€(gè)子周期中，這些Pin傳輸?shù)氖沁@個(gè)交易的信息類(lèi)型。

　　2.A20M# （I） Adress-20 Mask（地址位20屏蔽）

　　此信號(hào)由ICH（南橋）輸出至cpu的信號(hào)。它是讓cpu在Real Mode（真實(shí)模式）時(shí)仿真8086只有1M Byte（1兆字節(jié)）地址空間，當(dāng)超過(guò)1 Mbyte位空間時(shí)A20M＃為L(zhǎng)ow，A20被驅(qū)動(dòng)為0而使地址自動(dòng)折返到第一個(gè)1Mbyte地址空間上。

　　3.ADS# （I/O） Address Strobe（地址選通）

　　當(dāng)這個(gè)信號(hào)被宣稱(chēng)時(shí)說(shuō)明在地址信號(hào)上的數(shù)據(jù)是有效的。在一個(gè)新的交易中，所有Bus上的信號(hào)都在監(jiān)控ADS#是否有效，一但ADS#有效，它們將會(huì)作一些相應(yīng)的動(dòng)作，如：奇偶檢查、協(xié)義檢查、地址譯碼等操作。

　　4.ADSTB［1:0］# （I/O） Address Strobes

　　這兩個(gè)信號(hào)主要用于鎖定A［31:3］#和REQ［4:0］#在它們的上升沿和下降沿。相應(yīng)的ADSTB0#負(fù)責(zé)REQ［4:0］#和A［16:3］#，ADSTB1#負(fù)責(zé)A［31:17］#。

　　5.AP［1:0］# （I/O） Address Parity（地址奇偶校驗(yàn)）

　　這兩個(gè)信號(hào)主要用對(duì)地址總線(xiàn)的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)。

　　6.BCLK［1:0］ （I） Bus Clock（總線(xiàn)時(shí)鐘）

　　這兩個(gè)Clock主要用于供應(yīng)在Host Bus上進(jìn)行交易所需的Clock。

　　7.BNR# （I/O） Block Next Request（下一塊請(qǐng)求）

　　這個(gè)信號(hào)主要用于宣稱(chēng)一個(gè)總線(xiàn)的延遲通過(guò)任一個(gè)總線(xiàn)代理，在這個(gè)期間，當(dāng)前總線(xiàn)的擁有者不能做任何一個(gè)新的交易。

　　8.BPRI# （I） Bus Priority Request（總線(xiàn)優(yōu)先權(quán)請(qǐng)求）

　　這個(gè)信號(hào)主要用于對(duì)系統(tǒng)總線(xiàn)使用權(quán)的仲裁，它必須被連接到系統(tǒng)總線(xiàn)的適當(dāng)Pin 。當(dāng)BPRI#有效時(shí)，所有其它的設(shè)備都要停止發(fā)出新的請(qǐng)求，除非這個(gè)請(qǐng)求正在被鎖定?？偩€(xiàn)所有者要始終保持BPRI#為有效，直到所有的請(qǐng)求都完成才釋放總線(xiàn)的控制權(quán)。

　　9.BSEL［1:0］ （I/O） Bus Select（總線(xiàn)選擇）

　　這兩組信號(hào)主要用于選擇cpu所需的頻率，下表定義了所選的頻率：

　　10.D［63:0］# （I/O） Data（數(shù)據(jù)總線(xiàn)）

　　這些信號(hào)線(xiàn)是數(shù)據(jù)總線(xiàn)主要負(fù)責(zé)傳輸數(shù)據(jù)。它們提供了cpu與NB（北橋）之間64 Bit的通道。只有當(dāng)DRDY#為L(zhǎng)ow時(shí)，總在線(xiàn)的數(shù)據(jù)才為有效，否則視為無(wú)效數(shù)據(jù)。

　　11.DBI［3:0］# （I/O） Data Bus Inversion（數(shù)據(jù)總線(xiàn)倒置）

　　這些信號(hào)主要用于指示數(shù)據(jù)總線(xiàn)的極性，當(dāng)數(shù)據(jù)總在線(xiàn)的數(shù)據(jù)反向時(shí)，這些信號(hào)應(yīng)為L(zhǎng)ow。這四個(gè)信號(hào)每個(gè)各負(fù)責(zé)16個(gè)數(shù)據(jù)總線(xiàn)，見(jiàn)下表：

　　12.DBSY# （I/O） Data Bus Busy（數(shù)據(jù)總線(xiàn)忙）

　　當(dāng)總線(xiàn)擁有者在使用總線(xiàn)時(shí)，會(huì)驅(qū)動(dòng)DBSY#為L(zhǎng)ow表示總線(xiàn)在忙。當(dāng)DBSY#為High時(shí)，數(shù)據(jù)總線(xiàn)被釋放。

　　13.DP［3:0］# （I/O） Data Parity（數(shù)據(jù)奇偶校驗(yàn)）

　　這四個(gè)信號(hào)主要用于對(duì)數(shù)據(jù)總在線(xiàn)的數(shù)據(jù)進(jìn)行奇偶校驗(yàn)。

　　14.DRDY# （I/O） Data Ready（數(shù)據(jù)準(zhǔn)備）

　　當(dāng)DRDY#為L(zhǎng)ow時(shí)，指示當(dāng)前數(shù)據(jù)總在線(xiàn)的數(shù)據(jù)是有效的，若為High時(shí)，則總在線(xiàn)的數(shù)據(jù)為無(wú)效。

　　15.DSTBN［3:0］# （I/O） Data Strobe

　　Data strobe used to latch in D［63:0］# ：

　　16.DSTBP［3:0］# （I/O） Data Strobe

　　Data strobe used to latch inn D［63:0］# ：

　　17.FERR# （O） FloaTIng Point Error（浮點(diǎn)錯(cuò)誤）

　　這個(gè)信號(hào)為一cpu輸出至ICH（南橋）的信號(hào)。當(dāng)cpu內(nèi)部浮點(diǎn)運(yùn)算器發(fā)生一個(gè)不可遮蔽的浮點(diǎn)運(yùn)算錯(cuò)誤時(shí)，F(xiàn)ERR#被cpu驅(qū)動(dòng)為L(zhǎng)ow。

　　18.GTLREF （I） GTL Reference（GTL參考電壓）

　　這個(gè)信號(hào)用于設(shè)定GTLn Bus的參考電壓，這個(gè)信號(hào)一般被設(shè)為Vcc電壓的三分之二。

　　19.IGNNE# （I） Ignore Numeric Error（忽略數(shù)值錯(cuò)誤）

　　這個(gè)信號(hào)為一ICH輸出至cpu的信號(hào)。當(dāng)cpu出現(xiàn)浮點(diǎn)運(yùn)算錯(cuò)誤時(shí)需要此信號(hào)響應(yīng)cpu。IGNNE#為L(zhǎng)ow時(shí)，cpu會(huì)忽略任何已發(fā)生但尚未處理的不可遮蔽的浮點(diǎn)運(yùn)算錯(cuò)誤。但若IGNNE#為High時(shí)，又有錯(cuò)誤存在時(shí)，若下一個(gè)浮點(diǎn)指令是FINIT、FCLEX、FSAVE等浮點(diǎn)指令中之一時(shí)，cpu會(huì)繼續(xù)執(zhí)行這個(gè)浮點(diǎn)指令但若指令不是上述指令時(shí)cpu會(huì)停止執(zhí)行而等待外部中斷來(lái)處理這個(gè)錯(cuò)誤。

　　20.INIT# （I） IniTIalizaTIon（初始化）

　　這個(gè)信號(hào)為一由ICH輸出至cpu的信號(hào)，與Reset功能上非常類(lèi)似，但與Reset不同的是cpu內(nèi)部L1 Cache和浮點(diǎn)運(yùn)算操作狀態(tài)并沒(méi)被無(wú)效化。但TLB（地址轉(zhuǎn)換參考緩存器）與BTB（分歧地址緩存器）內(nèi)數(shù)據(jù)則被無(wú)效化了。INIT＃另一點(diǎn)與Reset不同的是cpu必須等到在指令與指令之間的空檔才會(huì)被確認(rèn)，而使cpu進(jìn)入啟始狀態(tài)。

　　21.INTR （I） Processor Interrupt（可遮蔽式中斷）

　　這個(gè)信號(hào)為一由ICH輸出對(duì)cpu提出中斷要求的信號(hào)，外圍設(shè)備需要處理數(shù)據(jù)時(shí)，對(duì)中斷控制器提出中斷要求，當(dāng)cpu偵測(cè)到INTR為High時(shí)，cpu先完成正在執(zhí)行的總線(xiàn)周期，然后才開(kāi)始處理INTR中斷要求。

　　22.PROCHOT# （I/O） Processor Hot（cpu過(guò)溫指示）

　　當(dāng)cpu的溫度傳感器偵測(cè)到cpu的溫度超過(guò)它設(shè)定的最高度溫度時(shí)，這個(gè)信號(hào)將會(huì)變Low，相應(yīng)的cpu的溫度控制電路就會(huì)動(dòng)作。

　　23.PWRGOOD （I） Power Good（電源OK）

　　這個(gè)信號(hào)通常由ICH（南橋）發(fā)給cpu，來(lái)告訴cpu電源已OK，若這個(gè)信號(hào)沒(méi)有供到cpu，cpu將不能動(dòng)作。

　　24.REQ［4:0］# （I/O） Command Request（命令請(qǐng)求）

　　這些信號(hào)由cpu接到NB（北橋），當(dāng)總線(xiàn)擁有者開(kāi)始一個(gè)新的交易時(shí)，由它來(lái)定義交易的命令。

　　25.RESET# （I） Reset（重置信號(hào)）

　　當(dāng)Reset為High時(shí)cpu內(nèi)部被重置到一個(gè)已知的狀態(tài)并且開(kāi)始從地址0FFFFFFF0H讀取重置后的第一個(gè)指令。cpu內(nèi)部的TLB（地址轉(zhuǎn)換參考緩存器）、BTB（分歧地址緩存器）以及SDC（區(qū)段地址轉(zhuǎn)換高速緩存）當(dāng)重置發(fā)生時(shí)內(nèi)部數(shù)據(jù)全部都變成無(wú)效。

　　26.RS［2:0］# （I） Response Status（響應(yīng)狀態(tài)）

　　這些信號(hào)由響應(yīng)方來(lái)驅(qū)動(dòng)，具體含義請(qǐng)看下表：

　　27.STKOCC# （O） Socket Occupied（cpu插入）

　　這個(gè)信號(hào)一般由cpu拉到地，在主機(jī)板上的作用主要是來(lái)告訴主機(jī)板cpu是不是第一次插入。若是第一次插入它會(huì)讓你進(jìn)CMOS對(duì)cpu進(jìn)行重新設(shè)定。

　　28.SMI＃ （I） System Management Interrupt（系統(tǒng)管理中斷）

　　此信號(hào)為一由ICH輸出至cpu的信號(hào)，當(dāng)cpu偵測(cè)到SMI#為L(zhǎng)ow時(shí)，即進(jìn)入SMM模式（系統(tǒng)管理模式）并到SMRAM（System Management RAM）中讀取SMI＃處理程序，當(dāng)cpu在SMM模式時(shí)NMI、INTR及SMI#中斷信號(hào)都被遮蔽掉，必需等到cpu執(zhí)行RSM（Resume）指令后SMI#、NMI及INTR中斷信號(hào)才會(huì)被cpu認(rèn)可。

　　30.STPCLK# （I） Stop Clock（停止時(shí)鐘）

　　當(dāng)cpu進(jìn)入省電模式時(shí)，ICH（南橋）將發(fā)出這個(gè)信號(hào)給cpu，讓它把它的Clock停止。

　　31.TRDY# （I/O） Target Ready（目標(biāo)準(zhǔn)備）

　　當(dāng)TRDY#為L(zhǎng)ow時(shí)，表示目標(biāo)已經(jīng)準(zhǔn)備好，可以接收數(shù)據(jù)。當(dāng)為High時(shí)，Target沒(méi)有準(zhǔn)備好。

　　32.VID［4:0］ （O） Voltage ID（電壓識(shí)別）

　　這些訊號(hào)主要用于設(shè)定cpu的工作電壓，在主機(jī)板中這些信號(hào)必須被提升到最高3V。

　　二、VGA接口信號(hào)說(shuō)明

　　1.HSYNC （O） CRT Horizontal SynchronizaTIon（水平同步信號(hào)）

　　這個(gè)信號(hào)主要提供CRT水平掃描的信號(hào)。

　　2.VSYNC （O） CRT Vertical Synchronization（垂直同步信號(hào)）

　　這個(gè)信號(hào)主要提供CRT垂直掃描的信號(hào)。

　　3.RED （O） RED analog video output（紅色模擬信號(hào)輸出）

　　這個(gè)信號(hào)主要為CRT提供紅基色模擬視頻信號(hào)。

　　4.GREEN （O） Green analog video output（綠色模擬信號(hào)輸出）

　　這個(gè)信號(hào)主要為CRT提供綠基色模擬視頻信號(hào)。

　　5.BLUE （O） Blue analog video output（藍(lán)色模擬信號(hào)輸出）

　　這個(gè)信號(hào)主要為CRT提供藍(lán)基色模擬視頻信號(hào)。

　　6.REFSET （I） Resistor Set（電阻設(shè)置）

　　這個(gè)信號(hào)將會(huì)連接一顆電阻到地，主要用于內(nèi)部顏色調(diào)色板DAC。這顆電阻的阻值一般為169奧姆，精度為1％。

　　7.DDCA_CLK （I/O） Analog DDC Clock

　　這個(gè)信號(hào)連接NB（北橋）與顯示器，這個(gè)Clock屬于I睠接口，它與DDCA_DATA組合使用，用于讀取顯示器的數(shù)據(jù)。

　　8.DDCA_DATA （I/O） Analog DDC Clock

　　這個(gè)信號(hào)連接NB（北橋）與顯示器，這個(gè)Data與Clock 一樣也屬于I睠接口，它與DDCA_CLK組合使用，用于讀取顯示器的數(shù)據(jù)。

　　三、AGP接口信號(hào)說(shuō)明

　　1.GPIPE# （I/O） Pipelined Read（流水線(xiàn)讀）

　　這個(gè)信號(hào)由當(dāng)前的Master來(lái)執(zhí)行，它可以使用在AGP 2.0模式，但不能在AGP 3.0的規(guī)范使用。在AGP 3.0的規(guī)范中這個(gè)信號(hào)由DBI_HI（Dynamic Bus Inversion HI）代替。

　　2.GSBA［7:0］ （I） Sideband Address（邊帶地址）

　　這組信號(hào)提供了一個(gè)附加的總線(xiàn)去傳輸?shù)刂泛兔顝腁GPn Master（顯示卡）到GMCH（北橋）。

　　3.GRBF# （I） Read Buffer Full（讀緩存區(qū)滿(mǎn)）

　　這個(gè)信號(hào)說(shuō)明Master是否可以接受先前以低優(yōu)先權(quán)請(qǐng)求的要讀取的數(shù)據(jù)。當(dāng)RBF#為L(zhǎng)ow時(shí)，中裁器將停止以低優(yōu)先權(quán)去讀取數(shù)據(jù)到Master。

　　4.GWBF# （I） Write Buffer Full（寫(xiě)緩存區(qū)滿(mǎn)）

　　這個(gè)信號(hào)說(shuō)明Master是否可以準(zhǔn)備接受從核心控制器的快寫(xiě)數(shù)據(jù)。當(dāng)WBF#為L(zhǎng)ow時(shí)，中裁器將停止這個(gè)快寫(xiě)數(shù)據(jù)的交易。

　　5.ST［2:0］ （O） Status Bus（總線(xiàn)狀態(tài)）

　　這組信號(hào)有三BIT，可以組成八組，每組分別表示當(dāng)前總線(xiàn)的狀態(tài)。

　　6.ADSTB0 （I/O） AD Bus Strobe 0（地址數(shù)據(jù)總線(xiàn)選通）

　　這個(gè)信號(hào)可以提供2X的時(shí)序?yàn)锳GP，它負(fù)責(zé)總線(xiàn)AD［15:0］。

　　7.ADSTB0# （I/O） AD Bus Strobe 0（地址數(shù)據(jù)總線(xiàn)選通）

　　這個(gè)信號(hào)可以提供4X的時(shí)序?yàn)锳GP，它負(fù)責(zé)總線(xiàn)AD［15:0］。

　　8.ADSTB1 （I/O） AD Bus Strobe 1（地址數(shù)據(jù)總線(xiàn)選通）

　　這個(gè)信號(hào)可以提供2X的時(shí)序?yàn)锳GP，它負(fù)責(zé)總線(xiàn)AD［31:16］。

　　9.ADSTB1# （I/O） AD Bus Strobe 1（地址數(shù)據(jù)總線(xiàn)選通）

　　這個(gè)信號(hào)可以提供4X的時(shí)序?yàn)锳GP，它負(fù)責(zé)線(xiàn)總AD［31:16］。

　　10.SB_STB （I） SideBand Strobe（SideBand選通）

　　這個(gè)信號(hào)主要為SBA［7:0］提供時(shí)序，它總是由AGPn Master驅(qū)動(dòng)。

　　11.SB_STB# （I） SideBand Strobe（SideBand選通）

　　這個(gè)信號(hào)為SBA［7:n0］提供時(shí)序只在AGP 4X 模式，它總是由AGP Master驅(qū)動(dòng)。

　　12.CLK （O） CLOCK（頻率）

　　為AGP和PCI控制信號(hào)提供參考時(shí)序。

　　13.PME# Power Management Event（電源管理事件）

　　這個(gè)信號(hào)在AGPn 協(xié)議中不使用，但是它用在PCI協(xié)議中由操作系統(tǒng)來(lái)管理。關(guān)于PME#的詳細(xì)定義請(qǐng)參加PCI協(xié)議規(guī)范。

　　14.TYPEDET# Type Detect（類(lèi)型檢查）

　　從AGP發(fā)展來(lái)看，有1X、2X、4X和8X四種模式，每種模式所使用的電壓也不盡相同，那AGP控制器怎么知到你插的是什么樣的顯卡呢？就是通過(guò)這個(gè)信號(hào)來(lái)告訴AGP Control的。用這個(gè)信號(hào)來(lái)設(shè)定當(dāng)前顯卡所需的電壓。

　　15.FRAME# （I/O） Frame（周期框架）

　　在AGP管道傳輸時(shí)這個(gè)信號(hào)不使用，這個(gè)信號(hào)只用在AGP的快寫(xiě)方式。

　　16.IRDY# （I/O） Initiator Ready（起始者備妥）

　　這個(gè)信號(hào)說(shuō)明AGPn Master已經(jīng)準(zhǔn)備好當(dāng)前交易所需的數(shù)據(jù)，它只用在寫(xiě)操作，AGP Master不允許插入等待狀態(tài)。

　　17.TRDY# （I/O） Target Ready（目標(biāo)備妥）

　　這個(gè)信號(hào)說(shuō)明AGPn Target已經(jīng)準(zhǔn)備好整個(gè)交易所需要讀的數(shù)據(jù)，這個(gè)Target可以插入等待狀態(tài)。

　　18.STOP# （I/O） Stop（停止）

　　這個(gè)信號(hào)在AGP交易時(shí)不使用。對(duì)于快寫(xiě)方式，當(dāng)STOP#為L(zhǎng)ow時(shí)，停止當(dāng)前交易。

　　19.DEVSEL# （I/O） Device Select（設(shè)備選擇）

　　在AGP交易時(shí)不使用。在快寫(xiě)方式，當(dāng)在一個(gè)交易不能完成時(shí)，它就會(huì)被使用。

　　20.REQ# （I） Request（請(qǐng)求）

　　這個(gè)信號(hào)用于向中裁器請(qǐng)求當(dāng)前總線(xiàn)使用權(quán)為開(kāi)始一個(gè)PCI orn AGP交易。

　　21.GNT# （O） Grant（保證）

　　當(dāng)中裁器收到Initiator發(fā)出請(qǐng)求后，若當(dāng)前總線(xiàn)為空閑，中裁器就會(huì)通過(guò)GNT#把總線(xiàn)控制權(quán)交給Initiator。

　　22.AD［31:0］ （I/O） Address Data Bus（數(shù)據(jù)地址總線(xiàn)）

　　這些信號(hào)用來(lái)傳輸?shù)刂泛蛿?shù)據(jù)。

　　23.C/BE［3:0］# （I/O） Command/Byte Enable（命令／位致能）

　　當(dāng)一個(gè)交易開(kāi)始時(shí)，提供命令信息。在AGPn Master做寫(xiě)交易時(shí)，提供有效的位信息。

　　四、Memory 接口信號(hào)說(shuō)明

　　1.SCMDCLK［5:0］ （O） Differential DDR Clock（時(shí)鐘輸出）

　　SCMDCLK與SCMDCLK#是差分時(shí)鐘輸出對(duì)，地址和控制信號(hào)都在這個(gè)兩個(gè)Clock正負(fù)邊沿的交叉點(diǎn)采樣。每個(gè)DIMM共有三對(duì)。

　　2.SCMDCLK［5:0］# （O） Differential DDR Clock（時(shí)鐘輸出）

　　這個(gè)Clock信號(hào)的意義同上。

　　3.SCS［3:0］# （O） Chip Select（芯片選擇）

　　當(dāng)這些信號(hào)有效時(shí)，表示一個(gè)Chip已被選擇了，每個(gè)信號(hào)對(duì)應(yīng)于SDRAM的一行。

　　4.SMA［12:0］ （O） Memory Address（內(nèi)存地址）

　　這些信號(hào)主要用于提供多元的行列地址給內(nèi)存。

　　5.SBA［1:0］ （O） Bank Address（Bank選擇）

　　這個(gè)些信號(hào)定義了在每個(gè)內(nèi)存行中哪個(gè)Bank被選擇。Bank選擇信號(hào)和內(nèi)存地址信號(hào)聯(lián)合使用可尋址到內(nèi)存的任何單元。

　　6.SRAS# （O） Row Address（行地址）

　　行地址，它和SCAS#、SWE#一起使用，用來(lái)定義內(nèi)存的命令。

　　7.SCAS# （O） Column Address（列地址）

　　列地址，它和SRAS#、SWE#一起使用，用來(lái)定義內(nèi)存的命令。

　　8.SWE# （O） Write Enable（寫(xiě)允許）

　　寫(xiě)允許信號(hào)，它與SRAS#、SCAS#一起使用，用來(lái)定義內(nèi)存的命令。

　　9.SDQ［63:0］ （I/O） Data Lines（數(shù)據(jù)線(xiàn)）

　　這些信號(hào)線(xiàn)用于傳輸數(shù)據(jù)。

　　10.SDM［7:0］ （O） Data Mask（數(shù)據(jù)屏蔽）

　　當(dāng)在寫(xiě)周期有效時(shí)，在內(nèi)存中傳輸?shù)臄?shù)據(jù)被屏蔽。在這八個(gè)信號(hào)中每個(gè)信號(hào)負(fù)責(zé)八根數(shù)據(jù)線(xiàn)。

　　11.SDQS［7:0］ （I/O） Data Strobe（數(shù)據(jù)選通）

　　這些信號(hào)主要用于捕獲數(shù)據(jù)。這八個(gè)信號(hào)每個(gè)信號(hào)負(fù)責(zé)八根數(shù)據(jù)線(xiàn)。

　　12.SCKE［3:0］ （O） Clock Enable（時(shí)鐘允許）

　　這個(gè)信號(hào)在上電時(shí)對(duì)內(nèi)存進(jìn)行初始化，它們也可以用于關(guān)閉不使用的內(nèi)存數(shù)據(jù)行。

　　五、HUB 接口信號(hào)說(shuō)明

　　1.HL［10:0］ （I/O） Packet Data（數(shù)據(jù)包）

　　這些信號(hào)主要用于Hub Interface讀寫(xiě)操作時(shí)傳輸數(shù)據(jù)。

　　2.HISTRS （I/O） Packet Strobe（數(shù)據(jù)選通）

　　3.HISTRF （I/O） Packet Strobe Complement

　　這個(gè)信號(hào)與HISTRS一起在HUBn inteface上傳輸與接收數(shù)據(jù)。

　　六、LAN LINK接口信號(hào)說(shuō)明

　　1.LAN_CLK （I） Lan I/F Clock（網(wǎng)絡(luò)時(shí)鐘）

　　這個(gè)信號(hào)由Lann Chipset驅(qū)動(dòng)輸出，它的頻率范圍在5~50Mhz。

　　2.LAN_RXD［2:0］ （I） Received Data（接收數(shù)據(jù)）

　　這些信號(hào)是由Lan Chipset驅(qū)動(dòng)輸出到南橋。n

　　3.LAN_TXD［2:0］ （O） Transmit Data（傳輸數(shù)據(jù)）

　　這些信號(hào)是南橋驅(qū)動(dòng)輸出到Lan Chipset。n

　　4.LAN_RSTSYNC （O） Lan Reset（Lan Chip 復(fù)位信號(hào)）

　　七、EEPROM 接口信號(hào)說(shuō)明

　　1.EE_SHCLK （O） EEPROM Shift Clock（EEPROM時(shí)鐘）

　　這個(gè)信號(hào)由南橋驅(qū)動(dòng)輸出到EEPROM。

　　2.EE_DIN （I） EEPROM Data In（EEPROM數(shù)據(jù)輸入）

　　這個(gè)信號(hào)是由EEPROM傳數(shù)據(jù)到南橋。

　　3.EE_DOUT （O） EEPROM Data Out（EEPROM數(shù)據(jù)輸出）

　　這個(gè)信號(hào)是由南橋傳數(shù)據(jù)到EEPROM。

　　4.EE_CS （O） EEPROM Chip Select（片選信號(hào)）

　　當(dāng)這個(gè)信號(hào)有效時(shí)EEPROM被選擇。

　　八、PCI接口信號(hào)說(shuō)明

　　1.AD［31:0］ （I/O） Address Data Bus（地址數(shù)據(jù)總線(xiàn)）

　　是用來(lái)傳送起始地址。在內(nèi)存或組態(tài)的交易期間，此地址的分辨率是一個(gè)雙字組（Double Word）（即地址可被四整除），在讀取或?qū)懭氲慕灰灼陂g，它是一個(gè)字節(jié)特定地址。

　　2.PAR （I/O） Parity Signal（同位信號(hào)）

　　在地址階段完成后一個(gè)頻率，或是所有寫(xiě)入交易的數(shù)據(jù)階段期間，在IDRY#被驅(qū)動(dòng)到僭態(tài)后一個(gè)頻率，由Initiator驅(qū)動(dòng)。所有讀取交易的數(shù)據(jù)階段期間，在TRDY#被驅(qū)動(dòng)到僭態(tài)后一個(gè)頻率，它也

　　會(huì)被目前所尋址的Target驅(qū)動(dòng)。在地址階段完成后的一個(gè)頻率，Initiator將PAR驅(qū)動(dòng)到高或低態(tài)，以保證地址總線(xiàn)AD［0:31］與四條指令/位組致能線(xiàn) C/BE#［0:3］是偶同位（Even Parity）。

　　3.C/BE［3:0］# （I/O） Command/Byte Enable（指令或字節(jié)致能）

　　由Initiator驅(qū)動(dòng)，在AD Bus上傳輸?shù)刂窌r(shí)，用來(lái)表示當(dāng)前要?jiǎng)幼鞯闹噶?。在ADn Bus上傳輸數(shù)據(jù)時(shí)，用來(lái)表示在目前被尋址之Dword 內(nèi)將要被傳輸?shù)淖止?jié)，以及用來(lái)傳輸數(shù)據(jù)的數(shù)據(jù)路徑。

　　4.RST# （O） PCI Reset（復(fù)位信號(hào)）

　　當(dāng)重置信號(hào)被驅(qū)動(dòng)成低態(tài)時(shí)，它會(huì)強(qiáng)迫所有PCI組態(tài)緩存器Master及Target狀態(tài)機(jī)器與輸出驅(qū)動(dòng)器回到初始化狀態(tài)。RST#可在不同步于PCI CLK邊緣的狀況下，被驅(qū)動(dòng)或反驅(qū)動(dòng)。RST#的設(shè)定也將其它的裝置特定功能初始化，但是這主題超出PCI規(guī)格的笵圍。所有PCI輸出信號(hào)必須被驅(qū)動(dòng)成最初的狀態(tài)。通常，這表示它們必須是三態(tài)的。

　　5.FRAME# （I/O） Cycle Frame（周期框架）

　　是由目前的Initiator驅(qū)動(dòng)，它表示交易的開(kāi)始（當(dāng)它開(kāi)始被驅(qū)動(dòng)到低態(tài)時(shí)）與期間（在它被驅(qū)動(dòng)支低態(tài)期間）。為了碓定是否已經(jīng)取得總線(xiàn)擁有權(quán)，Master必須在同一個(gè)PCI CLK信號(hào)的上邊緣，取樣到FRAME#與IRDY#都被反驅(qū)動(dòng)到高態(tài)，且GNT#被驅(qū)動(dòng)到低態(tài)。交易可以是由在目前的Initiator與目前所尋址的Target間一到多次數(shù)據(jù)傳輸組成。當(dāng)Initiator準(zhǔn)備完成最后一次數(shù)據(jù)階段時(shí)，F(xiàn)RAME#就會(huì)被反驅(qū)動(dòng)到高態(tài)。

　　6.IRDY# （I/O） Initiator Ready（備妥）

　　Initiatorn 備妥被目前的Bus Master（交易的Initiator）驅(qū)動(dòng)。在寫(xiě)入期間，IRDY#被驅(qū)動(dòng)表示Initiator準(zhǔn)備接收從目前所尋址的Target傳來(lái)的資料。為了確定Master已經(jīng)取得總線(xiàn)擁有權(quán)，它必須在同一個(gè)PCI CLK信號(hào)的上升邊緣，取樣到FRAME#與IRDY#都被反驅(qū)動(dòng)到高態(tài)，且GNT#被驅(qū)動(dòng)到低態(tài)。

　　7.TRDY# （I/O） Target Ready（目標(biāo)備妥）

　　Target備妥被目前所尋址的Target驅(qū)動(dòng)。當(dāng)Target準(zhǔn)備完成目前的數(shù)據(jù)階段（數(shù)據(jù)傳輸）時(shí)，它就會(huì)被驅(qū)動(dòng)到低態(tài)。如果在同一個(gè)PCI CLK信號(hào)的上升邊緣，Target 驅(qū)動(dòng)TRDY#到低態(tài)且Initiator驅(qū)動(dòng)IDRY#到低態(tài)的話(huà)，則此數(shù)據(jù)階段便告完成。在讀取期間，TRDY#被驅(qū)動(dòng)表示Target正在驅(qū)動(dòng)有效的數(shù)據(jù)到數(shù)據(jù)總線(xiàn)上。在寫(xiě)入期間，TRDY#被驅(qū)動(dòng)表示Target準(zhǔn)備接收來(lái)自Master的資料。等待狀態(tài)會(huì)被插入到目前的資料階段里，直到取樣到TRDY#與IRDY#都被驅(qū)動(dòng)到低態(tài)為止。

　　8.STOP# （I/O） Stop（停止）

　　Target驅(qū)動(dòng)STOP#到低態(tài)，表示希望Initiator停止目前正在進(jìn)行的交易。

　　9.DEVSEL# （I/O） Device Select（設(shè)備選擇信號(hào)）

　　該信號(hào)有效時(shí)，表示驅(qū)動(dòng)它的設(shè)備已成為當(dāng)前防問(wèn)的目標(biāo)設(shè)備。換言之，該信號(hào)的有效說(shuō)明總在線(xiàn)某處的某一設(shè)備已被選中。如果一個(gè)主設(shè)備啟動(dòng)一個(gè)交易并且在6個(gè)CLK周期內(nèi)設(shè)有檢測(cè)到DEVSEL#有效，它必須假定目標(biāo)設(shè)備沒(méi)能反應(yīng)或者地址不存在，從而實(shí)施主設(shè)備缺省。

　　10.IDSEL （I） Initialization Device Select（初始化設(shè)備選擇）

　　IDSEL是PCI裝置的一個(gè)輸入端，并且在存取某個(gè)裝置的組態(tài)緩存器期間，它用來(lái)選擇芯片。

　　11.LOCK# （I/O） Lock（鎖定）

　　這是在一個(gè)單元（Atomic）交易序列期間（列如：在讀取/修改/寫(xiě)入操作期間），Initiator用來(lái)鎖定（Lock）目前所尋址的Target的。

　　12.REQ# （I） Request（請(qǐng)求）

　　表示管理者要求使用總線(xiàn)，此為一對(duì)一之信號(hào)，每一管理者都有與其相對(duì)應(yīng)之REQ#信號(hào)。

　　13.GNT# （O） Grant（保證）

　　表示管理者對(duì)總線(xiàn)使用之要求已被同意，此為一對(duì)一之信號(hào)，每一管理者都有與其相對(duì)應(yīng)之GNT#信號(hào)。

　　九、Serial ATA接口信號(hào)說(shuō)明

　　1.SATA0TXP （O） Serial ATA 0 Transmit（串行ATA0 傳送）

　　2.SATA0TXN （O） Serial ATA 0 Transmit（串行ATA0 傳送）

　　這個(gè)信號(hào)與SATA0TXP組成差分信號(hào)對(duì)，用于傳輸數(shù)據(jù)。

　　3.SATA0RXP （I） Serial ATA 0 Receive（串行ATA0 接收）

　　4.SATA0RXN （I） Serial ATA 0 Receive（串行ATA0 接收）

　　這個(gè)信號(hào)與SATA0RXP組成差分信號(hào)對(duì)，用于接收數(shù)據(jù)。

　　5.SATARBIAS （I） Serial ATA Resistor Bias（串行ATA電阻偏置）

　　6.SATARBIAS# （I） Serial ATA Resistor Bias（串行ATA電阻偏置）

　　這個(gè)信號(hào)與SATARBIAS一樣外接一顆與GND相接的電阻，為SATA提供一個(gè)電壓偏置。

　　7.SATALED# （OD） SATA Drive Activity Indicator（SATA 讀寫(xiě)指示）

　　當(dāng)這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示當(dāng)前的SATA硬盤(pán)正在讀寫(xiě)數(shù)據(jù)。

　　十、IDE 接口信號(hào)說(shuō)明

　　1.DCS1# （O） Device Chip Select（設(shè)備芯片選擇）

　　這個(gè)信號(hào)為設(shè)備選擇信號(hào)For Rang 100 。

　　2.DCS3# （O） Device Chip Select（設(shè)備芯片選擇）

　　這個(gè)信號(hào)為設(shè)備選擇信號(hào) For Rang 300。

　　3.DA［2:0］ （O） Device Address（設(shè)備地址）

　　這些信號(hào)用于傳輸?shù)刂沸盘?hào)。

　　4.DD［15:0］ （I/O） Device Data（設(shè)備數(shù)據(jù)）

　　這些信號(hào)用于傳輸數(shù)據(jù)信號(hào)。

　　5.DREQ （I） Device Request（設(shè)備請(qǐng)求）

　　當(dāng)IDE Device要做一個(gè)DMA讀寫(xiě)動(dòng)作時(shí)，就會(huì)驅(qū)動(dòng)這個(gè)信號(hào)向南橋發(fā)DMnA請(qǐng)求。

　　6.DACK# （O） Device DMA Acknowledge（設(shè)備DMA確認(rèn)）

　　當(dāng)IDEn Device已做了一個(gè)DMA請(qǐng)求后，若當(dāng)前總線(xiàn)空閑，南橋就會(huì)驅(qū)動(dòng)個(gè)信號(hào)，把控制權(quán)受權(quán)給IDE Device。

　　7.DIOR# （O） Disk I/O Read（磁盤(pán)I/O讀）

　　這個(gè)信號(hào)由南橋來(lái)驅(qū)動(dòng)，當(dāng)它有效時(shí)，表示要對(duì)磁盤(pán)進(jìn)行一個(gè)讀操作。

　　8.DIOW# （O） Disk I/O Write（磁盤(pán)I/O寫(xiě)）

　　這個(gè)信號(hào)由南橋來(lái)驅(qū)動(dòng)，當(dāng)它有效時(shí)，表示要對(duì)磁盤(pán)進(jìn)行一個(gè)寫(xiě)操作。

　　9.IORDY （I） I/O Channel Ready（I/O通道備妥）

　　這個(gè)信號(hào)由IDEn Device來(lái)驅(qū)動(dòng)，當(dāng)它有效時(shí)，表示IDE Device已經(jīng)準(zhǔn)備OK。

　　十一、LPC接口信號(hào)說(shuō)明

　　1.LAD［3:0］ （I/O） LPC Command、Address、Data

　　這四信號(hào)線(xiàn)用來(lái)傳輸LPCn Bus的命令、地址和數(shù)據(jù)。

　　2. LFRAME# （I/O） LPC Frame（LPC框架）

　　當(dāng)這個(gè)信號(hào)有效時(shí)，指示開(kāi)始或結(jié)束一個(gè)LPC周期。

　　3.LDRQ# （I） DMA Request（DMA請(qǐng)求）

　　當(dāng)Super I/O上的Device需要用DMA Channel時(shí)，就會(huì)驅(qū)動(dòng)這個(gè)信號(hào)向南橋發(fā)出請(qǐng)求。

　　十二、USB 接口信號(hào)說(shuō)明

　　1.USBP+ （I/O） USB Signal（USB 信號(hào)）

　　2.USBP- （I/O） USB Signal（USB 信號(hào)）

　　這個(gè)信號(hào)與USBP+組成差分信號(hào)對(duì)，組成一個(gè)USB Port，用來(lái)傳輸?shù)刂贰?shù)據(jù)和命令。

　　3.OC# （I） Over Current（過(guò)電流保護(hù)）

　　當(dāng)有USBn Device過(guò)電流時(shí)，這個(gè)信號(hào)會(huì)拉Low，告知南橋有過(guò)電流發(fā)生。

　　十三、SMBus接口信號(hào)說(shuō)明

　　1.SMBDATA （I/O） SMBus Data（數(shù)據(jù)線(xiàn)）

　　2.SMBCLK （I/O） SMBus Clock（時(shí)鐘線(xiàn)）

　　上面兩個(gè)信號(hào)線(xiàn)為系統(tǒng)管理總線(xiàn)，以南橋?yàn)榭刂浦行?，?duì)主機(jī)板的一些Device進(jìn)行讀寫(xiě)操作，如倍頻IC、SPD等等。這兩個(gè)信號(hào)在外部必須通過(guò)電阻進(jìn)行Pull High。

　　十四、AC-Link接口信號(hào)說(shuō)明

　　1.RST# （O） Reset（復(fù)位信號(hào)）

　　這個(gè)訊信號(hào)由南橋驅(qū)動(dòng)，對(duì)Audion Chip進(jìn)行初始化。

　　2.SYNC （O） Sync（同步信號(hào)）

　　3.BIT_CLK （I） Bit Clock（時(shí)鐘輸入）

　　這是一個(gè)由Codec產(chǎn)生一個(gè)12.288Mhz串行數(shù)據(jù)時(shí)鐘給南橋。

　　4.SDOUT （O） Serial Data Out（串行數(shù)據(jù)輸出）

　　由南橋發(fā)出數(shù)據(jù)到Codec。n

　　5.SDIN （I） Serial Data In（串行數(shù)據(jù)輸入）

　　由Codec發(fā)出數(shù)據(jù)到南橋。

　　十五、FDC接口信號(hào)說(shuō)明

　　1.DRVDEN0 （OD） Drive Density Select Bit（驅(qū)動(dòng)器密度選擇位）

　　驅(qū)動(dòng)器密度選擇信號(hào)。

　　2.INDEX# （I） INDEX（索引）

　　此Pin為施密特觸發(fā)器輸入，當(dāng)這個(gè)為L(zhǎng)ow（有效時(shí)），通過(guò)索引孔把磁頭定位起始磁道。

　　3.MOA# （OD） Motor A On（馬達(dá)A打開(kāi)）

　　當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，馬達(dá)A起動(dòng)。

　　4.DSA# （OD） Drive Select A（驅(qū)動(dòng)A選擇）

　　當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，驅(qū)動(dòng)器A被選擇。

　　5.DIR# （OD） DIR（列目錄）

　　磁頭步進(jìn)馬達(dá)移動(dòng)方向，為High時(shí)，向外移動(dòng)，為L(zhǎng)ow時(shí)向內(nèi)移動(dòng)。

　　6.STEP# （OD） Step（步進(jìn)）

　　步進(jìn)輸出脈沖，當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，將產(chǎn)生一個(gè)脈沖移動(dòng)磁頭到另一個(gè)磁道。

　　7.WD# （OD） Write Data（寫(xiě)數(shù)據(jù)）

　　寫(xiě)數(shù)據(jù)，當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，寫(xiě)數(shù)據(jù)到被選擇的驅(qū)動(dòng)器。

　　8.WE# （OD） Write Enable（寫(xiě)允許）

　　寫(xiě)允許，當(dāng)為L(zhǎng)ow表示允許寫(xiě)入盤(pán)片。

　　9.TRACK0# （I） Track 0（0磁道）

　　0磁道，當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，磁頭將被定位到最外的一個(gè)磁道（0磁道）。

　　10.WP# （I） Write Protected（寫(xiě)保護(hù)）

　　寫(xiě)保護(hù)，當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，磁盤(pán)片被寫(xiě)保護(hù)，只能讀出數(shù)據(jù)不能寫(xiě)入。

　　11.RDATA# （I） Read Data（讀數(shù)據(jù)）

　　當(dāng)為L(zhǎng)ow時(shí)從軟盤(pán)讀數(shù)據(jù)。

　　12.HEAD# （OD） Head（磁頭）

　　磁頭選擇，當(dāng)為High時(shí)選擇0面的磁頭，當(dāng)為L(zhǎng)ow時(shí)選擇1面的磁頭。

　　13.DSKCHG# （I） Diskette Change（更換磁盤(pán)）

　　盤(pán)片更換，當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，在上電狀態(tài)可隨時(shí)取出盤(pán)片。

　　十六、Parallel Port 接口信號(hào)說(shuō)明

　　1. SLCT （I） Printer Select Status（打印機(jī)狀態(tài)選擇）

　　這個(gè)Pin主要用于選擇打印機(jī)模式，為High時(shí)，表示打印機(jī)被選擇。打印有兩種模式可以被設(shè)定ECP和EEP。

　　2. PE （I） Page End（頁(yè)面結(jié)束）

　　當(dāng)這個(gè)信號(hào)為High時(shí)，表示打印機(jī)已檢測(cè)到頁(yè)面結(jié)束。

　　3. BUSY （I） Busy（打印機(jī)忙）

　　當(dāng)這個(gè)信號(hào)為High時(shí)，表示打印機(jī)很忙沒(méi)有準(zhǔn)備去接收數(shù)據(jù)。

　　4. ACK# （I） Acknowledge（確認(rèn)）

　　當(dāng)這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示打印機(jī)已接收數(shù)據(jù)，并準(zhǔn)備接受更多的數(shù)據(jù)。

　　5. ERR# （I） Error（錯(cuò)誤）

　　當(dāng)這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示打印機(jī)在打印時(shí)出錯(cuò)。

　　6. SLIN# （O） Printer Select（打印機(jī)選擇）

　　這個(gè)信號(hào)為打印機(jī)輸出線(xiàn)檢查。

　　7. INIT# （O） Initialization（初始化）

　　當(dāng)這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示對(duì)打印機(jī)進(jìn)行初始化。

　　8. AFD# （O） Auto Line Feed（自動(dòng)走線(xiàn)）

　　當(dāng)打印機(jī)打印針出問(wèn)題時(shí)，這個(gè)信號(hào)會(huì)被拉Low，打印機(jī)會(huì)自動(dòng)再打一遍。

　　9. STB# （O） Strobe（鎖定）

　　當(dāng)這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示要把并行數(shù)據(jù)鎖定到打印機(jī)里。

　　10. PD［7:0］ （I/O） Printer Data（打印機(jī)數(shù)據(jù)）

　　這些信號(hào)用于傳輸打印機(jī)數(shù)據(jù)。

　　十七、Serial Port 接口數(shù)據(jù)說(shuō)明

　　1.CTS# （I） Clear To Send（清楚發(fā)送）

　　這個(gè)信號(hào)用于Modem控制輸入，這個(gè)功能可以通過(guò)讀握手狀態(tài)寄存器Bit 4來(lái)測(cè)試。

　　2.DSR# （I） Data Set Ready（數(shù)據(jù)準(zhǔn)備）

　　這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示Modem或數(shù)據(jù)放置已準(zhǔn)備可以傳輸數(shù)據(jù)。

　　3.RTS# （I/O） Request To Send（請(qǐng)求發(fā)送）

　　這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示Modem或調(diào)制解調(diào)器可準(zhǔn)備去發(fā)送數(shù)據(jù)。

　　4.DTR# （I/O） Data Terminal Ready（數(shù)據(jù)終端準(zhǔn)備）

　　這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示數(shù)據(jù)終端已準(zhǔn)備可以進(jìn)行通信。

　　5.SIN （I） Serial Data In（串行數(shù)據(jù)輸入）

　　這個(gè)信號(hào)用于去接收數(shù)據(jù)。

　　6.SOUT （O） Serial Data Out（串行數(shù)據(jù)輸出）

　　這個(gè)信號(hào)用于去發(fā)送數(shù)據(jù)。