<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 透過設(shè)計(jì)實(shí)例揭秘FPGA電源的N個(gè)考慮事項(xiàng)

          透過設(shè)計(jì)實(shí)例揭秘FPGA電源的N個(gè)考慮事項(xiàng)

          作者: 時(shí)間:2017-10-21 來源:網(wǎng)絡(luò) 收藏

            引言

          本文引用地址:http://www.ex-cimer.com/article/201710/367234.htm

            是一種提供許多邏輯單元和其他功能(如收發(fā)器、PLL和用于復(fù)雜處理任務(wù)的MAC單元)的器件。現(xiàn)在變得非常強(qiáng)大,有效地為它們供電是設(shè)計(jì)的一個(gè)重要方面,這一點(diǎn)常常被低估。

            本文分析了針對(duì)的電源要求,提供了關(guān)于如何將其放在上和放在什么位置的指導(dǎo),并通過一個(gè)設(shè)計(jì)示例讓讀者熟悉設(shè)計(jì)步驟,設(shè)計(jì)當(dāng)中FPGA所在的系統(tǒng)由12 V總線供電,這是來自市電供電SMPS的主輸出。

            功耗估算器和電壓要求

            FPGA設(shè)計(jì)的一個(gè)重要方面是確定所需電壓要求和每個(gè)電壓軌的電流要求。各大FPGA廠商都提供了綜合性計(jì)算器來幫助確定這些要求,考慮因素包括器件工作頻率、所用門電路數(shù)量以及門電路的切換率。例如,提供了PowerPlay Early Power Estimator,提供了XPower Analyzer。

            表1包含器件需要的一些典型電壓軌,分為三個(gè)核心電壓:I/O電壓、收發(fā)器電壓和輔助電壓。

            POL和配電系統(tǒng)

            核心電壓較低的FPGA需要高電流、高精度和最小紋波。為實(shí)現(xiàn)這一目標(biāo),去耦電容器的位置應(yīng)當(dāng)盡量鄰近FPGA,使去耦通路中的ESR和ESL最小。

            另一種合適做法是將POL穩(wěn)壓器放在盡量鄰近器件的位置,但不影響FPGA的輸入和輸出路徑。更高的工作頻率和控制、驅(qū)動(dòng)器與MOSFET和集成度有助于實(shí)現(xiàn)緊湊的布局。小解決方案占位面積允許將穩(wěn)壓器放在FPGA的近旁,從而改善穩(wěn)壓器瞬態(tài)響應(yīng)。圖1提供了來自Vishay microBUCK產(chǎn)品的一種3 A穩(wěn)壓器示例。

            

            圖1: 階躍響應(yīng)為SiP12107。VIN = 5 V,VOUT = 1.2,F(xiàn)sw = 2 MHz;20 kHz時(shí)條件下負(fù)載階躍 = 0 - 3 A;L = 330 nH,CIN = 22 μF,COUT = 22 μF;黃色 = VOUT,藍(lán)色 = 電流。

            從圖中可以看出,在22 μF (0805) 最小輸入和輸出電容時(shí),階躍響應(yīng)為37 mV Pk-Pk(負(fù)載還有一些電容)。

            穩(wěn)壓器使用電流模式恒定導(dǎo)通時(shí)間 (CM-COT) 拓?fù)浣Y(jié)構(gòu),且不需要通過外部紋波抑制來提供穩(wěn)定性。這可以幫助降低元件數(shù)量和提供優(yōu)異的瞬態(tài)響應(yīng)。

            選擇合適的穩(wěn)壓器

            在選擇穩(wěn)壓器時(shí),首要選擇標(biāo)準(zhǔn)之一是所要求的輸入工作電壓。其次應(yīng)當(dāng)檢查電流要求。在最終備選器件名單確定后,再對(duì)一些特性進(jìn)行檢查,如工作頻率范圍、低電流模式省電量等,這樣設(shè)計(jì)人員就能確定最適合應(yīng)用的器件。

            多家開關(guān)穩(wěn)壓器供應(yīng)商現(xiàn)在都提供在線仿真工具來輔助電源設(shè)計(jì)。例如,Vishay穩(wěn)壓器有PowerCAD在線仿真工具支持。在使用上述方法分析了可選器件之后,在線仿真工具可讓用戶快速完成設(shè)計(jì)(參見圖2的仿真電路原理圖)。這個(gè)步驟完成后,接著可以檢查工作波形,如啟動(dòng)、階躍響應(yīng)及穩(wěn)態(tài)工作,以了解電流和電壓幅值。該仿真器的特性還包括高效率、所有元件損耗的細(xì)分類目以及BOM生成器。

            

            圖2:Vishay PowerCAD軟件仿真電路原理圖

            初始設(shè)計(jì)過程示例

            我們以選擇時(shí)鐘速度為362 MHz的Cyclone IV EP4CGX75為例。

            1.使用PowerPlay確定每個(gè)電源軌的電流要求。在此例中,我們只對(duì)輸出端具有最差情況負(fù)載時(shí)的FPGA供電進(jìn)行分析。表2列出了從早期估算器軟件得到的設(shè)計(jì)技術(shù)規(guī)格。

            表2:來自 PowerPlay的設(shè)計(jì)技術(shù)規(guī)格

            2.現(xiàn)在可以選擇器件。從表2可以看出,器件的核心電壓在電流為5 A時(shí)是1.2 V。另外還有來自這個(gè)電壓軌的另一個(gè)1 A要求,使得來自該電壓軌的總電流要求為6 A。實(shí)際上,其他兩個(gè)電壓也是這樣,并且導(dǎo)致圖3所示的電源架構(gòu)。

            

            圖3:示例解決方案

            3.運(yùn)行Vishay PowerCAD仿真器,得到表3中的結(jié)果。

            

            這些仿真與最終設(shè)計(jì)在效率方面的差異不超過1%。雖然它們不能取代詳盡的設(shè)計(jì)過程,但有助于設(shè)計(jì)人員在費(fèi)時(shí)費(fèi)力完成硬件設(shè)計(jì)任務(wù)前快速了解可能得到的結(jié)果。

            作者:Owain Bryant,Vishay Siliconix產(chǎn)品應(yīng)用工程師

            ——本文選自電子發(fā)燒友網(wǎng)09月技術(shù)特刊《智能工業(yè)特刊》,轉(zhuǎn)載請(qǐng)注明出處,違者必究!



          關(guān)鍵詞: FPGA電源 PCB Altera Xilinx FPGA

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();