簡(jiǎn)單PLD有哪些？

　　電子發(fā)燒友網(wǎng)核心提示：想必，大家都聽(tīng)過(guò)可編程邏輯器件（PLD），但大家對(duì)簡(jiǎn)單PLD是否還有印象呢？正所謂“溫故而知新”，那電子發(fā)燒友網(wǎng)小編就跟大家一起來(lái)了解一下簡(jiǎn)單PLD到底有哪些吧。

　　PLD，按集成度劃分的話，可以分為簡(jiǎn)單PLD和復(fù)雜PLD。復(fù)雜PLD的話，就是我們現(xiàn)在常聽(tīng)到的FPGA和CPLD，我們這里就只給大家介紹簡(jiǎn)單PLD。

　　簡(jiǎn)單PLD是早年出現(xiàn)的低集成度芯片，如：PROM、PAL、PLA和GAL等。其主要特點(diǎn)是可重構(gòu)使用的邏輯門(mén)數(shù)大約在500門(mén)以下。

　　PROM （Programmable Read-Only Memory）：可編程只讀存儲(chǔ)器，也叫One-Time Programmable （OTP）ROM：一次可編程只讀存儲(chǔ)器，是一種可以用程序操作的只讀內(nèi)存。最主要特征是只允許數(shù)據(jù)寫(xiě)入一次，如果數(shù)據(jù)輸入錯(cuò)誤只能報(bào)廢。

　　PAL（Programmable Array Logic）可編程陣列邏輯，是70年代末由MMI公司率先推出的一種低密度、一次性可編程邏輯器件，是第一個(gè)具有典型實(shí)際意義的可編程邏輯器件（PLD-Programmable Logic Device）。它采用雙極型工藝制作、熔絲編程方式。PAL在EDA中是指一種現(xiàn)場(chǎng)可編程的門(mén)陣列邏輯器件，內(nèi)部電路是在PLA基礎(chǔ)上進(jìn)行改進(jìn)的。

　　PLA是一種可編程邏輯裝置，它的與陣列（AND array）和或陣列（OR array）均為可編程，輸出電路為不可組態(tài)，又叫做FPLA（field-programmable logic array）。

　　GAL—通用陣列邏輯，英文全稱：generic array logic。GAL器件是從PAL發(fā)現(xiàn)過(guò)來(lái)的，其采用了EECMOS工藝使得該器件的編程非常方便，另外由于其輸出采用了邏輯宏單元結(jié)構(gòu)（OLMC—Output Logic Macro Cell），使得電路的邏輯設(shè)計(jì)更加靈活。

——電子發(fā)燒友網(wǎng)原創(chuàng)，轉(zhuǎn)載請(qǐng)注明出處！?。?/strong>