<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA水磁無(wú)刷直流電機(jī)控制電路

          基于FPGA水磁無(wú)刷直流電機(jī)控制電路

          作者: 時(shí)間:2017-10-28 來(lái)源:網(wǎng)絡(luò) 收藏

            主要介紹基于現(xiàn)場(chǎng)可編程門(mén)陣列及EDA方法學(xué)的永磁無(wú)刷直流電機(jī)控制系統(tǒng)的電子電路設(shè)計(jì)。是一種高密度可編程邏輯器件,其邏輯功能的實(shí)現(xiàn)是通過(guò)把設(shè)計(jì)生成的數(shù)據(jù)文件配置進(jìn)芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲(chǔ)器來(lái)完成的,具有可重復(fù)編程性,可以靈活實(shí)現(xiàn)各種邏輯功能。

          本文引用地址:http://www.ex-cimer.com/article/201710/369300.htm

            與ASIC不同的是,PCA本身只是標(biāo)準(zhǔn)的單元陣列,沒(méi)有一般IC所具有的功能,但用戶可以根據(jù)需要,通過(guò)專門(mén)的布局布線工具對(duì)其內(nèi)部進(jìn)行重新編程,在最短的時(shí)間內(nèi)設(shè)計(jì)出自己專用的集成電路,從而大大提高了產(chǎn)品的競(jìng)爭(zhēng)力。由于它以純硬件的方式進(jìn)行并行處理,而且不占用CPU資源,所以可以使系統(tǒng)達(dá)到很高的性能。這種新的設(shè)計(jì)方法可以把A/D接口、驅(qū)動(dòng)器接口、通信接口集成在一塊芯片上,同時(shí)在算法上完成位置、速度甚至電流算法,從而實(shí)現(xiàn)真正的片上可編程系統(tǒng)(SoPC)。這將成為下一代高性能伺服控制器集成化設(shè)計(jì)的一個(gè)趨勢(shì)。

            下面針對(duì)永磁無(wú)刷直流電機(jī)模塊化設(shè)計(jì)的思想,介紹基于的控制系統(tǒng)的電子電路設(shè)計(jì)方法,其控制系統(tǒng)結(jié)構(gòu)如圖1所示。

            圖1 控制系統(tǒng)結(jié)構(gòu)圖

            

            電路由電源模塊,電壓轉(zhuǎn)化模塊,F(xiàn)PCA模塊,驅(qū)動(dòng)電路模塊,斬波電流、電壓檢測(cè)模塊,繞組電流檢測(cè)模塊,A/D模塊,通信模塊,外擴(kuò)存儲(chǔ)器模塊等部分組成。

            圖2 斬波器電感電流檢測(cè)電路

            

            永磁無(wú)刷直流電機(jī)電樞電流檢測(cè)信號(hào)調(diào)理電路和DC/DC BUCk變換器輸出電壓檢測(cè)信號(hào)調(diào)理電路參見(jiàn)圖3-16c和d,其功率電路如圖3所示。

            

            首先,由產(chǎn)生5路PWM波,其中3路用于永磁無(wú)刷直流電機(jī)換相,1路用于斬波,另1路用于再生能耗調(diào)節(jié)制動(dòng)電流。三相換相PWM經(jīng)驅(qū)動(dòng)電路控制電機(jī)的換相,這3路PWM只用于換相不進(jìn)行調(diào)制,由斬波環(huán)節(jié)進(jìn)行調(diào)制。電機(jī)繞組電流經(jīng)求偏、放大、濾波通過(guò)A/D(ADS7864)轉(zhuǎn)換進(jìn)人FPGA(XC3S200),經(jīng)PID調(diào)節(jié)器控制電流環(huán);同樣,斬波電壓電流經(jīng)濾波通過(guò)A/D轉(zhuǎn)換也進(jìn)人FPGA。圖2所示為FPCA的最小系統(tǒng)電路,XCF02S為FPGA XC3S200的配置芯片,TPS767D325是電源芯片,將+5V電源電壓轉(zhuǎn)換為+2.5V和+3.3V供給FPGA,電源芯片LM317將+5V電源電壓轉(zhuǎn)換為+1.2V供給FPGA;FPGA的時(shí)鐘選為50MHz,晶體振蕩器為50MHz有源晶振,輸出的時(shí)鐘信號(hào)電壓的高電平為+3.3V。



          關(guān)鍵詞: 智能硬件 FPGA 控制電路 BLDC

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();