FPGA電源定序電路原理分析

　　系統(tǒng)設計師必須考慮加電和斷電期間芯核電源和I/O 源之間的定時差和電壓差（換言之，就是電源定序）問題。當電源定序不當時，就有可能發(fā)生閉鎖失靈或電流消耗過大的現(xiàn)象。如果兩個電源加到芯核接口和I/O 接口上的電位不同時，就會出現(xiàn)觸發(fā)閉鎖。定序要求不相同的FPGA 和其他元件會使電源系統(tǒng)設計更加復雜化。為了排除定序問題，你應當在加電和斷電期間使芯核電源和I/O 電源之間的電壓差最小。圖1 所示的電源將3.3V 輸入電壓調節(jié)到1.8V 芯核電壓，并在加電和斷電期間跟蹤3.3V I/O 電壓，以使兩電源線之間的電壓差最小。

　　圖1 這種電源定序電路可消除閉鎖問題，并可減少FPGA 起動瞬態(tài)電流。

　　電路原理：圖1 所示電源包含IC1 和IC2 兩塊IC，它們分別是TPS2034(＄1.0037) 電源開關和TPS54680(＄3.6000)降壓型開關穩(wěn)壓器。IC1 產生IC2 在起動期間跟蹤的慢斜坡電壓。6ms 的斜坡時間可使加到電源開關大電容和電源輸出端的涌入電流降到最小值。慢斜坡電壓能使FPGA 吸收的瞬態(tài)電流最小。電源開關TPS2034(＄1.0037) 確保在IC2 具有足夠大的偏置電壓運作并產生芯核電壓之前，I/O 電壓不會加到負載上。假如J1 的輸入電壓為3.3V，則J2 連接器上的電壓浮動就會使IC1 起動。I/O 電源電壓J3 就慢慢上升，直到達到3.3V 為止。由于I/O 電壓上升，芯核的電源電壓相應升高，直到1.8V 為止（圖2）。TPS54680(＄3.6000) 的TRACKIN 引腳內包含有一個模擬多路轉換器，以便實現(xiàn)跟蹤功能。P 在加電和斷電期間，當TRACKIN 引腳上的電壓低于0.891V 內部基準電壓時，TRACKIN 引腳上的電壓就連接到誤差放大器的非倒相節(jié)點。當TRACKIN 引腳電壓低于0.891V 時，該引腳就能有效地起開關穩(wěn)壓器的基準作用。連接TRACKIN 引腳的R3 和R4 電阻分壓器必須等于反饋補償回路中的R1 和R2 分壓器，才能在加電和斷電期間以最小的電壓差進行跟蹤。TPS2034(＄1.0037) 具有37mΩ的導通電阻，并能提供2A 那么大的輸出電流。