華虹半導(dǎo)體與晟矽微電聯(lián)合宣布基于95納米OTP工藝平臺的首顆MCU開發(fā)成功

　　全球領(lǐng)先的200mm純晶圓代工廠——華虹半導(dǎo)體有限公司(“華虹半導(dǎo)體”或“公司”，連同其附屬公司，統(tǒng)稱“集團”，股份代號：1347.HK)與上海晟矽微電子股份有限公司(“晟矽微電”，股份代號：430276)今日聯(lián)合宣布，基于95納米單絕緣柵一次性編程MCU(95納米CE 5V OTP MCU)工藝平臺開發(fā)的首顆微控制器(Microcontroller Unit, MCU)(產(chǎn)品型號MC30P6230)已成功驗證，即將導(dǎo)入量產(chǎn)。

　　物聯(lián)網(wǎng)生態(tài)多點開花，對低功耗的要求也愈發(fā)嚴苛，華虹半導(dǎo)體順時而造，推出綠色低功耗95納米CE 5V OTP MCU工藝平臺。該工藝平臺是專為物聯(lián)網(wǎng)MCU應(yīng)用量身打造的最佳晶圓代工解決方案之一，更是華虹半導(dǎo)體物聯(lián)網(wǎng)布局中重要的一步棋，擴展了其嵌入式存儲器工藝平臺組合，為公司在智能家居、物聯(lián)網(wǎng)等領(lǐng)域的深入發(fā)展提供了強有力的支持。

　　華虹半導(dǎo)體95納米CE 5V OTP MCU工藝平臺器件具有極低的靜態(tài)功耗Ioff(0.5pA/μm);通過工藝和IP優(yōu)化，大幅降低了OTP cell和IP面積，相較于0.18微米OTP(One-Time Programming)工藝的IP，95納米IP的面積可以縮小接近50%。由于該工藝平臺具有更高的邏輯門密度(比0.18微米高60%)及更小的SRAM bit cell(比0.18微米小30%)，使得整體芯片面積大幅縮小，成本極具競爭優(yōu)勢。

　　晟矽微電是國內(nèi)領(lǐng)先的MCU設(shè)計公司，在華虹半導(dǎo)體工藝演進升級的同時，積極投入新產(chǎn)品的開發(fā)，并在此工藝平臺上率先通過新產(chǎn)品驗證。

　　嵌入式OTP存儲器是華虹半導(dǎo)體基于力旺電子(eMemory)OTP cell，結(jié)合公司自身在嵌入式非易失性存儲器工藝平臺的優(yōu)勢特色，進行優(yōu)化設(shè)計的IP。新產(chǎn)品是目前市場上面積最小的8位MCU，在與普通邏輯工藝層次數(shù)量相同的條件下，此芯片面積是市場上同類產(chǎn)品的2/3;性能也顯著提升，具體表現(xiàn)為其OTP燒寫不良率和燒寫時間大幅縮減。同時，此產(chǎn)品具有高抗干擾性能，可用在家電和工控類應(yīng)用中，具有極高的性價比。

　　華虹半導(dǎo)體執(zhí)行副總裁孔蔚然博士表示：“很高興能和晟矽微電聯(lián)手，推出高性價比的優(yōu)質(zhì)MCU產(chǎn)品?；?5納米CE 5V OTP MCU工藝平臺的首顆MCU開發(fā)成功，令人倍感振奮，這再次力證了華虹半導(dǎo)體在MCU領(lǐng)域的技術(shù)實力。作為卓越的嵌入式存儲器代工解決方案提供商，華虹半導(dǎo)體在95納米技術(shù)節(jié)點上不斷創(chuàng)新，嵌入式電可擦可編程只讀存儲器(EEPROM)和閃存(Flash)工藝平臺現(xiàn)已成功量產(chǎn)，而低本高效的MTP(Multiple-Time Programming)工藝平臺也正在加緊研發(fā)中。華虹半導(dǎo)體將攜手客戶及合作伙伴，持續(xù)提升競爭力，以期更廣泛地服務(wù)MCU市場?！?/p>

　　晟矽微電技術(shù)副總裁包旭鶴先生表示：“晟矽微電作為中國本土的MCU設(shè)計公司立足于國內(nèi)市場并積極融入國內(nèi)產(chǎn)業(yè)鏈。在深入理解客戶需求的同時，利用更符合產(chǎn)品需求的制造工藝迅速推出性價比具備明顯優(yōu)勢的MCU產(chǎn)品，有效提升中國MCU的市場占有率?！彼€進一步指出，“華虹半導(dǎo)體積極投入適用于MCU全系列產(chǎn)品的工藝平臺(包括OTP、MTP、Flash、EEPROM等)研發(fā)，制造工藝處于業(yè)界領(lǐng)先地位，在成本優(yōu)化、性能提升、全方位一站式服務(wù)方面也極具競爭力。因此，晟矽微電積極投入與華虹半導(dǎo)體在新工藝和新產(chǎn)品方面的戰(zhàn)略合作，以持續(xù)的開創(chuàng)性地研發(fā)投入，保持產(chǎn)品在工藝方面的優(yōu)勢，為客戶提供性能穩(wěn)定、質(zhì)量可靠、貼合需求、高性價比的MCU產(chǎn)品?！?/p>