英特爾推出史上最大SOC/FPGA：Stratix 10 SX系列芯片

　　英特爾(Intel)日前宣布Stratix 10 SX系列芯片將開始出貨。Stratix 10 SX系列由10個(gè)裝置組成，邏輯單元(logic element;LE)數(shù)介于40萬~550萬個(gè)。每個(gè)裝置都有1個(gè)雙核或4核ARM Cortex-A53處理子系統(tǒng)。而其最接近的競(jìng)爭產(chǎn)品，賽靈思(Xilinx) Zynq UltraScale + MPSOC EG系列約有110萬個(gè)邏輯單元。

　　根據(jù)EEJournal報(bào)導(dǎo)，Stratix 10 SX Cortex-A53的運(yùn)作時(shí)脈高達(dá)1.5GHz，嵌入式存儲(chǔ)器高達(dá)229Mb，還有高達(dá)5K的DSP模塊(block)，11K 18×19乘法器，以及多達(dá)144個(gè)以最高30Gbps運(yùn)行的SerDes收發(fā)器。

　　Stratix在規(guī)格上大幅超越Zynq，實(shí)際上是更貴、更大、更耗電的不同產(chǎn)品類別，這兩個(gè)產(chǎn)品線還有很多不同之處。

　　但從相似之處來看，可程式邏輯結(jié)構(gòu)與處理器子系統(tǒng)的結(jié)合是驚人的成功組合。在同個(gè)芯片上結(jié)合功能強(qiáng)大的應(yīng)用處理器與FPGA架構(gòu)，遠(yuǎn)遠(yuǎn)超過簡單的整合，而能大幅增加處理器與其他相關(guān)邏輯、介面、加速器，周邊、存儲(chǔ)器之間可用連結(jié)的數(shù)量和類型。FPGA/SoC組合帶來將FPGA與處理器相結(jié)合所無法達(dá)到的驚人功能。

　　從市場(chǎng)行銷開始，賽靈思和英特爾就在FPGA-SoC領(lǐng)域采取截然不同的路徑。賽靈思一直非常小心不將Zynq稱為FPGA，而更傾向于將其定位為具先進(jìn)功能的SoC。

　　Altera則從一開始就將其類似裝置簡稱為SoC FPGA。事實(shí)上，工程界對(duì)SoC及FPGA有廣泛了解，將這些術(shù)語合并的決定反映出這兩家公司對(duì)每個(gè)術(shù)語的先入之見，及其試圖贏得的主要設(shè)計(jì)師類型。

　　英特爾正在為已了解FPGA并希望FPGA擁有強(qiáng)大處理器的客戶服務(wù)。賽靈思則在追求用處理器進(jìn)行設(shè)計(jì)，而可能希望處理器具備一些可程式結(jié)構(gòu)的客戶。這種差異在行銷材料、工具及裝置本身功能處處可見。賽靈思Zynq裝置包含許多額外的SoC，如即時(shí)和繪圖處理器。英特爾FPGA SoC則是包括ARM核心、更成熟的高階FPGA。

　　FPGA本身也有一些顯著差異。英特爾的HyperFlex架構(gòu)在整個(gè)數(shù)據(jù)路徑中放置了一系列小型鎖存器，創(chuàng)建1個(gè)微管線結(jié)構(gòu)，能讓時(shí)序優(yōu)化工具在關(guān)鍵路徑上更均勻地平衡延遲，從而實(shí)現(xiàn)更快的最大時(shí)脈。在算術(shù)方面，英特爾在其DSP模塊中包含對(duì)單精度浮點(diǎn)的支持，賽靈思則未聲稱有更快的定點(diǎn)運(yùn)算。依應(yīng)用而定，支持浮動(dòng)運(yùn)算可能會(huì)很有價(jià)值，也可能是浪費(fèi)資源。

　　然而，若想購買帶有嵌入式ARM應(yīng)用處理器的高階FPGA，則英特爾新推出的14納米FinFET制程Stratix 10 SX是唯一選擇。這些裝置都是單片式設(shè)計(jì)，所以并未對(duì)先進(jìn)的2.5D封裝增加成本，而強(qiáng)大規(guī)格應(yīng)能使其在許多應(yīng)用中不可或缺，包括英特爾鎖定的5G無線通訊、軟件定義無線電、軍用安全運(yùn)算、網(wǎng)路功能虛擬化(NFV)和資料中心加速。

　　特別是在無線應(yīng)用領(lǐng)域，觀察Stratix 10 SX與賽靈思新推出的Zynq RFSoC的采用情況會(huì)非常有趣。前者是款成熟的高階SoC FPGA，內(nèi)建應(yīng)用處理器;后者則相當(dāng)于內(nèi)建射頻/類比部件的中階SoC FPGA。對(duì)于每個(gè)特定應(yīng)用，設(shè)計(jì)團(tuán)隊(duì)將需要權(quán)衡更大的FPGA功能，以及將RF部件整合到同個(gè)裝置的能力，以及成本、功耗和其他常見因素。