<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > JLink和JTAG接口引腳定義和使用方法

          JLink和JTAG接口引腳定義和使用方法

          作者: 時間:2017-12-12 來源:網(wǎng)絡 收藏

            各類接口針腳定義、含義

          本文引用地址:http://www.ex-cimer.com/article/201712/372873.htm

            一、引腳定義

            Test Clock Input (TCK) -----強制要求1

            TCK在IEEE1149.1標準里是強制要求的。TCK為TAP的操作提供了一個獨立的、基本的時鐘信號,TAP的所有操作都是通過這個時鐘信號來驅(qū)動的。

            Test Mode SelecTIon Input (TMS) -----強制要求2

            TMS信號在TCK的上升沿有效。TMS在IEEE1149.1標準里是強制要求的。TMS信號用來控制TAP狀態(tài)機的轉(zhuǎn)換。通過TMS信號,可以控制TAP在不同的狀態(tài)間相互轉(zhuǎn)換。

            Test Data Input (TDI) -----強制要求3

            TDI在IEEE1149.1標準里是強制要求的。TDI是數(shù)據(jù)輸入的接口。所有要輸入到特定寄存器的數(shù)據(jù)都是通過TDI接口一位一位串行輸入的(由TCK驅(qū)動)。

            Test Data Output (TDO) -----強制要求4

            TDO在IEEE1149.1標準里是強制要求的。TDO是數(shù)據(jù)輸出的接口。所有要從特定的寄存器中輸出的數(shù)據(jù)都是通過TDO接口一位一位串行輸出的(由TCK驅(qū)動)。

            Test Reset Input (TRST) ----可選項1

            這個信號接口在IEEE 1149.1標準里是可選的,并不是強制要求的。TRST可以用來對TAPController進行復位(初始化)。因為通過TMS也可以對TAP Controll進行復位(初始化)。所以有四線與五線之分。

            (VTREF) -----強制要求5

            接口信號電平參考電壓一般直接連接Vsupply。這個可以用來確定ARM的JTAG接口使用的邏輯電平(比如3.3V還是5.0V?)

            Return Test Clock ( RTCK) ----可選項2

            可選項,由目標端反饋給仿真器的時鐘信號,用來同步TCK信號的產(chǎn)生,不使用時直接接地。

            System Reset ( nSRST)----可選項3

            可選項,與目標板上的系統(tǒng)復位信號相連,可以直接對目標系統(tǒng)復位。同時可以檢測目標系統(tǒng)的復位情況,為了防止誤觸發(fā)應在目標端加上適當?shù)纳侠娮琛?/p>

            

            說明:

            1腳:通常連接到目標板的vdd,用來檢測目標系統(tǒng)是否供電;檢測原理上圖中有簡單的說明。

            2腳:原版的這個引腳沒有使用,不提供Vsupply輸出,而很多改造版的通過跳線選擇從該引腳輸出3.3V的電壓給外邊,我的就是這樣的。

            JTAG interface signals

            The following table describes the signals on the JTAG interfaces:

            

            ARM系統(tǒng)的JTAG接口的設計不當往往使硬件系統(tǒng)無法調(diào)試,所以在設計ARM系統(tǒng)前要先熟悉ARM系統(tǒng)的JTAG接口的定義和常見問題。

            1.ARM系統(tǒng)的JTAG接口是如何定義的? 每個PIN又是如何連接的?

            下圖是JTAG接口的信號排列示意:

            

            接口是一個20腳的IDC插座。下表給出了具體的信號說明:

            

            目標系統(tǒng)如何設計?

            目標板使用與Dragon-ICE一樣的20腳針座,信號排列見表1。RTCK和 nTRST這兩個信號根據(jù)目標ASIC有否提供對應的引腳來選用。nSRST則根據(jù)目標系統(tǒng)的設計考慮來選擇使用。下面是一個典型的連接關(guān)系圖:

            

            復位電路中可以根據(jù)不同的需要包含上電復位、手動復位等等功能。如果用戶希望系統(tǒng)復位信號nSRST能同時觸發(fā)JTAG口的復位信號nTRST,則可以使用一些簡單的組合邏輯電路來達到要求。后面給出了一種電路方案的效果圖。

            在目標系統(tǒng)的PCB設計中,最好把JTAG接口放置得離目標ASIC近一些,如果這兩者之間的連線過長,會影響JTAG口的通信速率。

            另外電源的連線也需要加以額外考慮,因為Dragon-ICE要從目標板上吸取超過100mA的大電流。最好能有專門的敷銅層來供電,假如只能使用連線供電的話,最小線寬不應小于10mil (0.254mm)。

            14腳JTAG如何與20JTAG連接?

            Dragon-ICE使用工業(yè)標準的20腳JTAG插頭,但是有些老的系統(tǒng)采用一種14腳的插座。這兩類接口的信號排列如下:

            

            這兩類接口之間的信號電氣特性都是一樣的,因此可以把對應的信號直接連起來進行轉(zhuǎn)接。Dragon-ICE配備這種轉(zhuǎn)接卡,隨機配備。

            JLINK 10針J和20針JTAG接口連接方法

            下面說一下接法,其實根本不需要什么轉(zhuǎn)接板什么的,直接把相應的幾根線對接就可以用了,所以要參考電路圖,上面為TQ2440開發(fā)板的JTAG電路圖,下面為JLINK的20針電路圖,下面的JLINKV7電路圖是標準接口,網(wǎng)上到處都能找到

            

           

            實際上只需要接4跟線,4號是自連回路,不需要接,1,2接的都是1管腳,而8,10接的是GND,也可以不接。



          關(guān)鍵詞: JLink JTAG

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();