上拉電阻和下拉電阻的定義、作用、應(yīng)用案例及阻值選擇

　　一、定義：

　　1、上拉就是將不確定的信號(hào)通過一個(gè)電阻嵌位在高電平!電阻同時(shí)起限流作用!下拉同理

　　2、上拉是對(duì)器件注入電流，下拉是輸出電流

　　3、弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分

　　4、對(duì)于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

　　二、拉電阻作用：

　　1、一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

　　2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定!

　　3、一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個(gè)三極管的C，當(dāng)C接通過一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，其作用主要是確保某端口常態(tài)時(shí)有確定電平：用法示例：當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸入狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入。

　　4、上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是我們通常所說(shuō)的灌電流。

　　5、接電阻就是為了防止輸入端懸空。

　　6、減弱外部電流對(duì)芯片產(chǎn)生的干擾。

　　7、保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mA。

　　8、通過上拉或下拉來(lái)增加或減小驅(qū)動(dòng)電流。

　　9、改變電平的電位，常用在TTL-CMOS匹配。

　　10、在引腳懸空時(shí)有確定的狀態(tài)。

　　11、增加高電平輸出時(shí)的驅(qū)動(dòng)能力。

　　12、為OC門提供電流。

　　三、上拉電阻應(yīng)用原則：

　　1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，若TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平值。注：此時(shí)上拉電阻連接的電壓值應(yīng)不低于CMOS電路的最低高電壓，同時(shí)又要考慮TTL電路方電流(如某端口最大輸入或輸出電流)的影響。

　　2、OC門電路必須加上拉電阻，才能使用。

　　3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

　　4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

　　5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

　　6、提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。

　　7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

　　8、在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

　　四、上拉電阻阻值選擇原則:

　　1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。

　　2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。

　　3、對(duì)于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。

　　對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：

　　1、驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，

　　但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。

　　2、下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開關(guān)管斷開，上拉電阻

　　應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。

　　3、高低電平的設(shè)定。不同電路的高低電平的門檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能

　　輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。

　　4、頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

　　在集成電路中，吸電流、拉電流輸出和灌電流輸出是一個(gè)很重要的概念。拉電流：拉即泄，主動(dòng)輸出電流，是從輸出口輸出電流。

　　關(guān)于電阻的參數(shù)不能一概而定，要看電路其他參數(shù)而定，比如通常用在輸入腳上的上拉電阻如果是為了抬高峰峰值，就要參考該引腳的內(nèi)阻來(lái)定電阻值的!

　　1、一般LED的電流有幾個(gè)mA就夠了，最大不超過20mA，根據(jù)這個(gè)你就應(yīng)該可以算出上拉電阻值來(lái)了。(5-0.7)/20mA=200ohm,差不多吧,保險(xiǎn)起見考慮到功耗問題就用1~2k左右的電阻較為合適以上4圖表示的是上拉電阻從220歐到5.1K歐的LED亮度變化，當(dāng)然實(shí)際還是有出入的，我們實(shí)驗(yàn)室開發(fā)板10K的電阻依然把LED點(diǎn)的很亮~(當(dāng)然根據(jù)我們的計(jì)算電阻最小不要小于200歐姆，否則電流太大)

　　2、對(duì)于驅(qū)動(dòng)光耦合器，如果是高電位有效，即耦合器輸入端接端口和地之間，那么和LED的情況是一樣的;如果是低電位有效，即耦合器輸入端接端口和VCC之間，那么除了要串接一個(gè)1~4.7k之間的電阻以外，同時(shí)上拉電阻的阻值就可以用的特別大，用100k~500K之間的都行，當(dāng)然用10K的也可以，但是考慮到省電問題，沒有必要用那么小的。

　　3、對(duì)于驅(qū)動(dòng)晶體管，又分為PNP和NPN管兩種情況：

　　a、對(duì)于NPN：毫無(wú)疑問NPN管是高電平有效的，因此上拉電阻的阻值用2K~20K之間的。具體的大小還要看晶體管的集電極接的是什么負(fù)載，對(duì)于LED類負(fù)載，由于發(fā)管電流很小，因此上拉電阻的阻值可以用20k的，但是對(duì)于管子的集電極為繼電器負(fù)載時(shí)，由于集電極電流大，因此上拉電阻的阻值最好不要大于4.7K，有時(shí)候甚至用2K的。

　　b、對(duì)于PNP管，毫無(wú)疑問PNP管是低電平有效的，因此上拉電阻的阻值用100K以上的就行了，且管子的基極必須串接一個(gè)1~10K的電阻，阻值的大小要看管子集電極的負(fù)載是什么，對(duì)于LED類負(fù)載，由于發(fā)光電流很小，因此基極串接的電阻的阻值可以用20k的，但是對(duì)于管子的集電極為繼電器負(fù)載時(shí)，由于集電極電流大，因此基極電阻的阻值最好不要大于4.7K。

　　4、對(duì)于驅(qū)動(dòng)TTL集成電路，上拉電阻的阻值要用1~10K之間的，有時(shí)候電阻太大的話是拉不起來(lái)的，因此用的阻值較小。但是對(duì)于CMOS集成電路，上拉電阻的阻值就可以用的很大，一般不小于20K，通常用100K的，實(shí)際上對(duì)于CMOS電路，上拉電阻的阻值用1M的也是可以的，但是要注意上拉電阻的阻值太大的時(shí)候，容易產(chǎn)生干擾，尤其是線路板的線條很長(zhǎng)的時(shí)候，這種干擾更嚴(yán)重，這種情況下上拉電阻不宜過大，一般要小于100K，有時(shí)候甚至小于10K。

　　5、關(guān)于I2C的上拉電阻：因?yàn)镮2C接口的輸出端是漏極開路或集電極開路，所以必須在接口外接上拉。上拉電阻的取值和I2C總線的頻率有關(guān)，工作在standard mode時(shí)，其典型值為10K。在FAST mode時(shí)，為減少時(shí)鐘上升時(shí)間，滿足上升時(shí)間的要求，一般為1K。電阻的大小對(duì)時(shí)序有一定影響，對(duì)信號(hào)的上升時(shí)間和下降時(shí)間也有影響?？傊话闱闆r下電壓在5V時(shí)選4.7K左右,3.3V在3.3K左右.這樣可加大驅(qū)動(dòng)能力和加速邊沿的翻轉(zhuǎn)

　　I2C上拉電阻確定有一個(gè)計(jì)算公式：

　　Rmin={Vdd(min)-o.4V}/3mA

　　Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz

　　C是Bus capacitance

　　五、下面通過場(chǎng)效應(yīng)管的漏極開路門電路的例子簡(jiǎn)單說(shuō)明一下上拉電阻：

　　TTL電平標(biāo)準(zhǔn)：

　　輸出 L： <0.8V ; H：>2.4V。

　　輸入 L： <1.2V ; H：>2.0V。

　　CMOS電平標(biāo)準(zhǔn)：

　　輸出 L： <0.1*Vcc ; H：>0.9*Vcc。

　　輸入 L： <0.3*Vcc ; H：>0.7*Vcc。

　　注：管子導(dǎo)通或截止可以理解為單片機(jī)的軟件對(duì)端口置1或0.

　　(1)如果沒有上拉電阻(10k)，將5V電源直接與場(chǎng)效應(yīng)管相連。

　　當(dāng)管子導(dǎo)通時(shí)，管子等效一電阻，大小為1k左右，因此5v電壓全部加在此等效電阻上，輸出端Vout=5v。

　　當(dāng)管子截止時(shí)，管子等效電阻很高，可以理解為無(wú)窮大，因此5v的電壓也全部加在此等效電阻上，Vout=5v。在這兩種情況下，輸出都為高電平，沒有低電平。

　　(2)如果有上拉電阻(10k)，將5v電源通過此上拉電阻與與場(chǎng)效應(yīng)管相連。

　　當(dāng)管子導(dǎo)通時(shí)，管子等效一電阻，大小為1k左右，與上拉電阻串聯(lián)，輸出端電壓為加在此等效電阻上的電壓，其大小為Vout = 5v * 管子等效電阻/(上拉電阻+管子等效電阻)=5v * 1/(10+1)=低電平。

　　當(dāng)管子截止時(shí)，管子等效電阻很高，可以理解為無(wú)窮大，其與上拉電阻串聯(lián)，輸出端電壓為加在此等效電阻上的電壓，其大小為Vout = 5v * 管子等效電阻/(上拉電阻+管子等效電阻)=5v*無(wú)窮大/(無(wú)窮大+1)=高電平。

　　在前極輸出高電平時(shí)，Vout輸出電流，U為高電平。有兩種情況：

　　A、當(dāng)I0 >= I1 + I2

　　這種情況下，RL1和RL2兩個(gè)負(fù)載不會(huì)通過R取電流，因此對(duì)R阻值大小要求不高，通常4.7 KΩ

　　B、當(dāng)I0 < I1 + I2

　　I0 +I= I1 + I2

　　U=VCC-IR

　　U>=VHmin

　　由以上三式計(jì)算得出，R<=(VCC- VHmin)/I

　　其中，I0、I1、I2都是可以從datasheet查到的，I就可以求出來(lái)，VHmin也是可以查到的。

　　當(dāng)前極Vout輸出低電平時(shí)，各管腳均為灌電流，則：

　　I’= I1’ + I2’ +I0’

　　U’ =VCC-I’ R

　　U’ <=VLmax

　　以上三式可以得出：R>=(VCC- VLmax)/I’

　　由以上二式計(jì)算出R的上限值和下限值，從中取一個(gè)較靠近中間狀態(tài)的值即可。注意，如果負(fù)載的個(gè)數(shù)大小不定的話，要按照最壞的情況計(jì)算，上限值要按負(fù)載最多的時(shí)候計(jì)算，下限值要按負(fù)載最少的計(jì)算。

　　另一種選擇方式是基于功耗的考慮。根據(jù)電路實(shí)際應(yīng)用時(shí)，輸出信號(hào)狀態(tài)的頻率或時(shí)間比選擇。若信號(hào)Vout長(zhǎng)期處于低電平，宜選擇下拉電阻;若長(zhǎng)期處于高電平，宜選擇上拉電阻。為的是靜態(tài)電流小。

　　六、灌電流

　　灌電流：灌即充，被動(dòng)輸入電流，是從輸出端口流入吸電流：

　　吸則是主動(dòng)吸入電流，是從輸入端口流入吸電流和灌電流就是從芯片外電路通過引腳流入芯片內(nèi)的電流，區(qū)別在于吸收電流是主動(dòng)的，從芯片輸入端流入的叫吸收電流。灌入電流是被動(dòng)的，從輸出端流入的叫灌入電流。拉電流是數(shù)字電路輸出高電平給負(fù)載提供的輸出電流，灌電流時(shí)輸出低電平是外部給數(shù)字電路的輸入電流，它們實(shí)際就是輸入、輸出電流能力。

　　吸收電流是對(duì)輸入端(輸入端吸入)而言的;而拉電流(輸出端流出)和灌電流(輸出端被灌入)是相對(duì)輸出端而言的。