高速低功耗buck變換器設(shè)計(jì)

2.3 環(huán)路帶寬與穩(wěn)定性的AC仿真驗(yàn)證

　　仿真條件設(shè)置如下：輸入電壓VIN=3.6 V，負(fù)載大小Ro=6 Ω，負(fù)載電流Io=300 mA。實(shí)際仿真結(jié)果如圖3所示。

　　從圖3可知，系統(tǒng)的單位增益帶寬為1.136 MHz，對(duì)應(yīng)的相位裕度為47.49°，系統(tǒng)環(huán)路處于穩(wěn)定狀態(tài)。

3 過沖電壓分析及優(yōu)化

3.1 過沖電壓理論分析

　　當(dāng)負(fù)載瞬態(tài)響應(yīng)發(fā)生時(shí)，由于電感電流不能突變，而負(fù)載電流則迅速突變幾十或幾百毫安，這樣就導(dǎo)致兩者之間的不平衡，而這差值電流也只能由輸出濾波電容C來提供，輸出電壓將會(huì)發(fā)生波動(dòng)，這是DC-DC轉(zhuǎn)換器在負(fù)載瞬態(tài)響應(yīng)發(fā)生時(shí)輸出電壓發(fā)生變化的根本原因。根據(jù)對(duì)瞬態(tài)信號(hào)的穩(wěn)定性的分析，可知在負(fù)載突變時(shí)，瞬態(tài)響應(yīng)可分為大信號(hào)和小信號(hào)兩個(gè)過程。

　　針對(duì)大信號(hào)情況，根據(jù)文獻(xiàn)[2]的分析，主要由濾波電感L的值和控制電路的響應(yīng)時(shí)間決定。而針對(duì)小信號(hào)情況下，則主要由系統(tǒng)的帶寬、主頻以及拓?fù)浣Y(jié)構(gòu)有關(guān)。

　　根據(jù)以上分析可知，在開關(guān)頻率以及電感電容值確定的情況下，環(huán)路帶寬越高，則負(fù)載的瞬態(tài)響應(yīng)越好。但是帶寬也會(huì)受到幾方面的限制： a)香農(nóng)采樣定理決定了帶寬不可能大于開關(guān)頻率的二分之一; b)補(bǔ)償放大器的帶寬設(shè)得很高時(shí)會(huì)受到增益的限制、電容零點(diǎn)及溫度影響等。所以一般實(shí)際帶寬會(huì)取開關(guān)頻率的 1/4~1/5。

3.2 實(shí)際電路仿真結(jié)果

　　本方案選取兩種不同帶寬進(jìn)行比對(duì)。仿真結(jié)果如圖4(a)所示，其中線①表示1 MHz的系統(tǒng)帶寬，線②表示2.5 MHz的系統(tǒng)帶寬。

　　圖4(b)為負(fù)載電流從0 mA突變到600 mA時(shí)的輸出電壓過沖，由圖可知，線②的過沖電壓大小為△V=1.8-1.793=7 mV，恢復(fù)時(shí)間t=54-50=4 μs，線①的過沖電壓△V=1.8-1.785=15 mV，恢復(fù)時(shí)間t=55-50=5 μs。

　　圖4(c)為負(fù)載電流從600 mA突變到0 mA時(shí)的輸出電壓過沖，由圖可知，線②的過沖電壓大小為△V=1.808-1.8=8 mV，恢復(fù)時(shí)間t=76.35-75=1.35 μs，線①的過沖電壓△V=1.81-1.8=10 mV，恢復(fù)時(shí)間t=80-75=5 μs。

　　綜上所述，2.5 MHz系統(tǒng)帶寬的過沖電壓和響應(yīng)時(shí)間都比1 MHz系統(tǒng)帶寬小，本設(shè)計(jì)最后采用2.5 MHz的系統(tǒng)帶寬，從而在原來的基礎(chǔ)上優(yōu)化了輸出電壓的overshoot和undershoot值。

4 靜態(tài)電流分析及優(yōu)化

4.1 控制環(huán)路靜態(tài)電流分析

　　靜態(tài)損耗主要是指BUCK DC/DC變換器的內(nèi)部控制電路模塊產(chǎn)生的功耗，內(nèi)部控制電路所需的能量也要來自輸入電壓源，來保證系統(tǒng)的穩(wěn)定運(yùn)行。這部分功耗可以表示為：

(13)

　　VIN為輸入電壓，IQ為控制電路各模塊的靜態(tài)工作總電流。內(nèi)部各模塊一般在一個(gè)穩(wěn)定的直流電壓下工作，總的靜態(tài)電流基本不變，當(dāng)負(fù)載較大時(shí)，這部分功耗所占比例較小，對(duì)效率影響較小。但是在輸入電壓VIN較大并且負(fù)載較輕時(shí)，這部分功耗對(duì)所占比例將對(duì)變換器效率換產(chǎn)生顯著影響。這也是寬輸入電壓范圍所面臨的效率挑戰(zhàn)。

4.2 控制環(huán)路靜態(tài)電流優(yōu)化

　　控制環(huán)路主要由誤差放大器、PWM比較器、斜坡發(fā)生器、振蕩器模塊組成。由于在模塊設(shè)計(jì)的時(shí)候，普遍采用電流鏡偏置，工作電流穩(wěn)定不受影響，因此要想優(yōu)化控制環(huán)路的功耗，可以通過改變控制電路的工作電壓來實(shí)現(xiàn)。

　　本設(shè)計(jì)中采用電源切換模塊來實(shí)現(xiàn)功耗優(yōu)化一半的目標(biāo)。假設(shè)輸入為3.6 V，在初始時(shí)刻，電源切換模塊選擇3.6 V給控制環(huán)路供電，使得環(huán)路以較快的速度進(jìn)入穩(wěn)定狀態(tài)。當(dāng)系統(tǒng)穩(wěn)定以后，輸出電壓Vo穩(wěn)定在1.8 V，此時(shí)，電源切換模塊選擇輸出電壓1.8 V給控制環(huán)路的模塊供電，實(shí)現(xiàn)了控制環(huán)路功耗降低一半的目標(biāo)。

　　電源切換模塊的實(shí)際電路圖如圖5(a)所示。該電路主要有觸發(fā)器和CMOS傳輸門組成，其中觸發(fā)器的時(shí)鐘信號(hào)接外部啟動(dòng)電路的輸出，兩個(gè)輸入端IN1和IN2分別接外部的電壓輸入VIN和系統(tǒng)輸出Vo，一個(gè)輸出端VOUT接外部控制模塊的電源。

　　在初始時(shí)刻，觸發(fā)器輸出端Q=0，QN=1，因此上面支路的傳輸門導(dǎo)通，輸出端VOUT=IN1= VIN，當(dāng)系統(tǒng)穩(wěn)定以后，啟動(dòng)電路輸出一個(gè)由低到高的上升沿電平，即VIN_flag從0 V突變到VIN，此時(shí)觸發(fā)器CLK端接收到上升沿信號(hào)，輸出端Q=1，QN=0，下面支路的傳輸門導(dǎo)通，輸出端VOUT= IN2 = Vout。因而實(shí)現(xiàn)了控制電路模塊的電源切換功能。

4.3 電源切換仿真

　　圖5(b)為電源切換功能仿真結(jié)果，圖中第二條波形為啟動(dòng)電路輸出給電源切換模塊的控制信號(hào)Vstart_flag，第三條波形為電源切換模塊的輸出信號(hào)VDD_IN，即控制環(huán)路模塊的電源電壓。從圖中可以看出，初始狀態(tài)時(shí)，電源切換模塊的輸出選擇第一路信號(hào)VIN，電壓為3.6 V，而根據(jù)第1.6節(jié)中各子電路的仿真結(jié)果可知，控制電路的總電流為123.06 μA，所以此時(shí)的控制電路功耗為443 μW。在15 μs左右，系統(tǒng)進(jìn)入穩(wěn)定狀態(tài)，啟動(dòng)電路輸出信號(hào)Vstart_flag從0 V上升到3.6 V，電源切換模塊的輸出選擇第二路信號(hào)Vout，電壓為1.8 V，此時(shí)功耗為221.5 μW，從結(jié)果可知，控制電路功耗降低一半以上，從而實(shí)現(xiàn)了設(shè)計(jì)要求。

5 結(jié)論

　　本文首先建立了電壓?？刂艱C-DC變換器的小信號(hào)模型，并且選用PID補(bǔ)償網(wǎng)絡(luò)保證了環(huán)路的穩(wěn)定性。其次，通過加大帶寬的設(shè)計(jì)方案使得系統(tǒng)的瞬態(tài)響應(yīng)大大提高，最后提出電源切換的設(shè)計(jì)方案，實(shí)現(xiàn)低功耗的設(shè)計(jì)。經(jīng)過電路仿真驗(yàn)證，本系統(tǒng)實(shí)現(xiàn)了高速低功耗的設(shè)計(jì)要求。

　　參考文獻(xiàn)：

　　[1]李牧.面向高轉(zhuǎn)換效率的單電感雙輸出轉(zhuǎn)換器的功率級(jí)電路優(yōu)化設(shè)計(jì)[D].東南大學(xué),2012.

　　[2]Abdelrahman O A. Entire load efficiency and dynamic performance improvements for DC-DC converters[J]. Dissertations & Theses - Gradworks, 2007.

　　[3]楊淼.應(yīng)用于SoC動(dòng)態(tài)電源管理的多輸出變換器關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D].東南大學(xué),2013.

　　[4]孫大鷹,徐申,孫偉鋒等.Buck型DC-DC變換器中數(shù)字預(yù)測(cè)模糊PID控制器的設(shè)計(jì)與實(shí)現(xiàn)[J].東南大學(xué)學(xué)報(bào),2014,(5):897-901.DOI:10.3969/j.issn.1001-0505.2014.05.004.

　　[5]A Barrado, R Vazquez, A Lazaro. Stability analysis of linear-nonlinear control (LnLc) applied to fast transient response DC-DC converters [C]. IEEE 34th Annual Power Electronics Specialists Conference, 2003(3): 1175-1180

　　[6]Se-Won Wang, Young-Jin Woo, Sung-Ho Bae, et al. A High Stability DC-DC Boost Converter with Ripple Current Control and Capacitor-Free LDOs for AMOLED Display [C] IEEE Asian Solid State Circuits Conference, 2011. 41-44

　　[7]代辛恩.一款寬壓高效率降壓型DC/DC轉(zhuǎn)換器的研究與設(shè)計(jì)[D].電子科技大學(xué),2016.

　　[8]成俊.峰值電流模式Buck轉(zhuǎn)換器系統(tǒng)建模及控制芯片設(shè)計(jì)[D].華中科技大學(xué),2007.

　　[9]韓才霞.應(yīng)用于Dc-DC變換器的高速高精度電流檢測(cè)電路的設(shè)計(jì)[D].東南大學(xué),2014.

　　本文來源于《電子產(chǎn)品世界》2018年第4期第48頁，歡迎您寫論文時(shí)引用，并注明出處。