MIPI CSI-2 接口標(biāo)準(zhǔn)

現(xiàn)如今處理器到攝像機(jī)傳感器(processor-to-camera sensor)間的接口帶寬，在更高分辨率圖像，更深顏色深度和更快的幀率推動(dòng)下，已經(jīng)到達(dá)了它們的極限。但對(duì)于設(shè)計(jì)人員來說，簡(jiǎn)單的增加帶寬并不能滿足跨越多代產(chǎn)品的性能目標(biāo)的。

移動(dòng)產(chǎn)業(yè)需要一個(gè)標(biāo)準(zhǔn)的，強(qiáng)大的，可擴(kuò)展的，低功耗，且支持移動(dòng)設(shè)備的多種成像解決方案的攝像機(jī)接口。

MIPI聯(lián)盟(MIPI Alliance)攝像機(jī)工作組(Camera Working Group)已經(jīng)創(chuàng)造了一個(gè)明確的設(shè)計(jì)路線圖，它不但可以靈活的解決今天的帶寬挑戰(zhàn)，而且能夠應(yīng)對(duì)工業(yè)化大規(guī)模生產(chǎn)超過每年10億部手機(jī)對(duì)于廣泛用戶，應(yīng)用，成本點(diǎn)的“特征和功能性”挑戰(zhàn)。

MIPI CSI-2 和 MIPI CSI-3 是MIPI 攝像機(jī)接口最初標(biāo)準(zhǔn)的升級(jí)版本，這兩個(gè)版本都在持續(xù)演進(jìn)中。兩個(gè)版本都具有高級(jí)的架構(gòu)設(shè)計(jì)，為開發(fā)人員，制造商和最終的消費(fèi)者提供更多選擇和更大的價(jià)值，同時(shí)保持標(biāo)準(zhǔn)接口的優(yōu)勢(shì)。

技術(shù)概要

相對(duì)于之前的版本，最新的攝像機(jī)串行接口2規(guī)范(CSI-2 v1.3)提供了更高的接口帶寬和更好的通道布局靈活性。它引入了C-PHY 1.0(C-PHY 1.0是MIPI聯(lián)盟于2014年9月發(fā)布的新物理接口)，能夠兼容之前的D-PHY v1.2版本。

C-PHY 和D-PHY都選擇的改善了誤差容忍度和提供了更高的數(shù)據(jù)速率。兩中接口都是串行接口，它們解決了并行的接口的很多問題，比如降低了接口功耗，改善了并行難以擴(kuò)展的問題。

使用D-PHY保持的對(duì)之前版本規(guī)范的兼容性，并且生產(chǎn)廠商可以繼續(xù)使用當(dāng)前的制造設(shè)備生產(chǎn)新的芯片。C-PHY使用最少3針來代替4針，以滿足對(duì)于D-PHY的后向管腳兼容性。設(shè)計(jì)師可以實(shí)現(xiàn)獨(dú)立的C-PHY，D-PHY或組合C / D-PHY選項(xiàng)確保長(zhǎng)期設(shè)計(jì)的可行性。

CSI-2 協(xié)議包含傳輸層和應(yīng)用層，并且原生支持C-PHY, D-PHY 或者組合C/D-PHY。對(duì)于物理層選擇攝像機(jī)控制(camera control interface)接口是雙向的，兼容I2C標(biāo)準(zhǔn)。CSI-2規(guī)范在攝像機(jī)(作為一個(gè)外圍設(shè)備)和主處理器(一般是一個(gè)基帶應(yīng)用引擎)之間定義了標(biāo)準(zhǔn)的數(shù)據(jù)傳輸和控制接口。下面的表格展示了關(guān)于當(dāng)前流行的4K圖像格式的MIPI CSI 和PHY的最佳配置。

CSI-2在D-PHY和C-PHY的應(yīng)用

D-PHY在CSI-2使用時(shí)作為一個(gè)單向的差分接口，由2條前向時(shí)鐘線和一個(gè)或者多于2個(gè)的數(shù)據(jù)線組成。D-PHY的升級(jí)版本v1.2，在接收端引入了基于通道的(lane-based)數(shù)據(jù)偏差控制機(jī)制，使得單通道(lane)傳輸速率達(dá)到2.5Gbps(2.5Gbps/lane)，4通道(4 lanes)傳輸超過10Gbps，對(duì)比v1.1峰值速率1.5Gbps/lane或6Gbps/4 lanes，v1.2已經(jīng)顯著提高了傳輸速率。

C-PHY由1個(gè)或多個(gè)單向3線(3-wire)串行數(shù)據(jù)通道組成，可稱為為“trios”，每個(gè)“trios”都有自己獨(dú)立的嵌入式時(shí)鐘。C-PHY的物理層接口由MIPI聯(lián)聯(lián)盟C-PHY規(guī)范定義的。MIPI C-PHY 采用3相位(3-phase)符號(hào)編碼，每個(gè)相位符號(hào)約由2.28bit表示，一個(gè)“trio”(3-wire)可達(dá)到2.5Gsps(2.5G符號(hào)每秒)，相當(dāng)于5.7Gbps/lane。在v1.0版本C-PHY中，三個(gè)“trios”(9-wire)可以達(dá)到2.5Gsps的符號(hào)速率，相當(dāng)于提供17.1Gbps比特率，如有需要這9-wire也可以與MIPI D-PHY接口進(jìn)行共享。

基于C/D-PHY的CSI-2圖像接口沒有限制每個(gè)連接的lanes數(shù)量。C/D-PHY的傳輸速率與lane的數(shù)量成線性比例關(guān)系。下面的圖表展示了使用6-pin C/D-PHY連接圖像傳感器和應(yīng)用處理器之間的CSI-2接口的連接方法，這個(gè)方法是移動(dòng)平臺(tái)的典型用法。

下面的圖片圖片展示了CSI-2性能演進(jìn)情況。

下圖說明了CSI-2邏輯端口配置嵌入式時(shí)鐘和數(shù)據(jù)的好處。無(wú)數(shù)的圖像使用情況都可以在多通道配置中找到一種映射，也就是說可以滿足絕大多數(shù)的圖像應(yīng)用需求。在CSI-2平臺(tái)上，嵌入式的時(shí)鐘和數(shù)據(jù)(CD)通道提供了可配置的邏輯端口實(shí)現(xiàn)方法。