確保通過USB 3.0認(rèn)證的一些測(cè)試技巧和技術(shù)

雖然已經(jīng)有早期的USB3.0產(chǎn)品上市，但向超速(SuperSpeed)USB的大規(guī)模轉(zhuǎn)換還沒有開始。部分問題是USB 2.0已經(jīng)十分普及，生產(chǎn)成本非常低。高帶寬設(shè)備(如視頻攝像機(jī)和存儲(chǔ)設(shè)備)成為了SuperSpeed USB的第一批應(yīng)用對(duì)象。然而，至少目前為止，成本因素將USB 3.0實(shí)現(xiàn)仍限制用于較高端的產(chǎn)品。

除了廣泛部署任何 新的行業(yè)標(biāo)準(zhǔn)所面臨的固有挑戰(zhàn)外，USB 3.0不僅僅是USB 2.0的常規(guī)升級(jí)，因?yàn)閁SB 3.0可以提供10倍的性能提升。雖然性能提高了，但消費(fèi)者對(duì)低成本互連的期望一直沒有改變。這就給工程師帶來了巨大的壓力，他們只能使用速度低得多的通道，同時(shí)仍要在各種條件下確?？煽啃浴⒒ゲ僮餍院透咝阅?。確保物理層(PHY)一致性的測(cè)試和認(rèn)證從未有現(xiàn)在這么關(guān)鍵或重要。

USB 3.0共享許多其它高速串行技術(shù)(如PCI Express和串行ATA)的特性：8b/10b編碼、顯著的通道衰減以及擴(kuò)展頻譜時(shí)鐘。本文將討論一致性測(cè)試方法，以及如何對(duì)發(fā)送端、接收端、電纜及互連實(shí)施最精確、可重復(fù)的測(cè)量。掌握這些技巧后，到SuperSpeed平臺(tái)集成實(shí)驗(yàn)室(PIL)的旅程也許會(huì)更精彩。

高速Vs.超速

USB 3.0可以滿足帶寬日益增加的需求，能夠支持應(yīng)用提供更加實(shí)時(shí)的體驗(yàn)。目前在用的USB設(shè)備數(shù)量估計(jì)超過10億，因此USB 3.0需要具有后向兼容功能，以支持傳統(tǒng)的USB 2.0設(shè)備。當(dāng)然，USB 2.0和3.0之間還有多個(gè)重要的PHY區(qū)別(表1)。

為了應(yīng)對(duì)與更高速度接口有關(guān)的新挑戰(zhàn)，SuperSpeed USB一致性測(cè)試已經(jīng)作出了很大的修改。USB 2.0接收端的驗(yàn)證包括接收端靈敏度測(cè)試。USB 2.0設(shè)備必須響應(yīng)150mV或150mV以上的測(cè)試包，同時(shí)忽略(抑制)低于100mV的信號(hào)。

另一方面，SuperSpeed USB接收端必須在有許多信號(hào)損傷的條件下還能正常工作，因此測(cè)試要求比USB 2.0更加嚴(yán)格。設(shè)計(jì)師還必須考慮傳輸線效應(yīng)，并且使用包括在發(fā)送端進(jìn)行去加重、在接收端進(jìn)行連續(xù)時(shí)間線性均衡(CTLE)在內(nèi)的均衡技術(shù)。如今還要求在接收側(cè)進(jìn)行抖動(dòng)容限測(cè)試，但使用擴(kuò)頻時(shí)鐘(SSC)和異步參考時(shí)鐘可能導(dǎo)致互操作性問題。

評(píng)估USB 3.0串行數(shù)據(jù)鏈路的另外一個(gè)重要部分是測(cè)量波形和互連通道行為之間的復(fù)雜交互。以下假設(shè)已經(jīng)不再成立：因?yàn)榘l(fā)送端輸出信號(hào)符合眼圖模板，所以在所有通道達(dá)到給定損耗條件下設(shè)計(jì)都能正常工作。為了理解在給定最差通道條件下發(fā)送端的余量，除了一致性要求外，你還需要建模通道和電纜的組合，并使用通道建模軟件分析通道效應(yīng)(圖1)。

發(fā)送端的一致性測(cè)試

發(fā)送端測(cè)試需要使用各種測(cè)試圖案(表2)。每種圖案的選擇依據(jù)是與評(píng)估圖案的測(cè)試有關(guān)的特征。CP0是一個(gè)D0.0擾碼序列，用于測(cè)量確定性抖動(dòng)(Dj)，比如數(shù)據(jù)關(guān)聯(lián)抖動(dòng)(DDJ)。而CP1是一種無擾碼的D10.2全速時(shí)鐘圖案，不產(chǎn)生DDJ，因此更加適合用于評(píng)估隨機(jī)抖動(dòng)(RJ)。

抖動(dòng)和眼圖高度是在應(yīng)用均衡器函數(shù)和合適的時(shí)鐘恢復(fù)設(shè)置(二階鎖相環(huán)或PLL，閉環(huán)帶寬是10MHz，阻尼系數(shù)為0.707)之后用100萬個(gè)連續(xù)單位間隔測(cè)量的。抖動(dòng)結(jié)果的計(jì)算方法是以1 x 10-12的誤碼率(BER)從測(cè)量數(shù)據(jù)總量中提取抖動(dòng)性能。例如，利用抖動(dòng)外推法，目標(biāo)RJ等于測(cè)量得到的RJ(rms)乘以14.069。

圖2顯示了標(biāo)準(zhǔn)化的發(fā)送端一致性測(cè)試裝置，其中包括參考測(cè)試通道和電纜。測(cè)試點(diǎn)2(TP2)最靠近被測(cè)設(shè)備(DUT)，而測(cè)試點(diǎn)1(TP1)是遠(yuǎn)端測(cè)量點(diǎn)。所有發(fā)送端的常規(guī)化測(cè)量都是在TP點(diǎn)的信號(hào)上進(jìn)行的。

在TP1點(diǎn)采集到信號(hào)后，可以使用一款稱為SigTest的軟件工具進(jìn)行數(shù)據(jù)處理，類似于正式的PCI Express一致性測(cè)試。對(duì)于要求預(yù)先一致性測(cè)試、表征或調(diào)試的應(yīng)用，還可以用其它工具深入觀察不同條件或參數(shù)下的設(shè)計(jì)行為。帶USB 3.0特定軟件的高速示波器可以提供自動(dòng)的標(biāo)準(zhǔn)化和信息化PHY發(fā)送端測(cè)試。這些工具可以確保測(cè)試設(shè)備得到了正確配置，從而有效節(jié)省時(shí)間。

在測(cè)試完成后，一份詳細(xì)的通過/失敗測(cè)試報(bào)告將突出顯示可能存在設(shè)計(jì)問題的地方。如果在不同測(cè)試位置(例如公司實(shí)驗(yàn)室，測(cè)試室)之間出現(xiàn)矛盾，應(yīng)該使用前次測(cè)試運(yùn)行時(shí)保存的數(shù)據(jù)再次執(zhí)行測(cè)試。

在要求進(jìn)一步分析的場(chǎng)合，可以用抖動(dòng)分析和眼圖分析軟件進(jìn)行查錯(cuò)和設(shè)計(jì)表征。例如，一次可以顯示多個(gè)眼圖，允許工程師分析不同的時(shí)鐘恢復(fù)技術(shù)或分析軟件通道模型的效果。另外，可以使用不同的濾波器分析SSC效應(yīng)，最終解決系統(tǒng)互操作性問題。

均衡考慮事項(xiàng)

由于有較大的通道衰減，SuperSpeed USB要求采用某種形式的補(bǔ)償機(jī)制來打開接收端的眼圖。發(fā)送端一般采用去加重形式的均衡技術(shù)。歸一化的去加重比率在線性刻度下規(guī)定為3.5dB或1.5x。舉例來說，當(dāng)跳變沿比特電平為150mVp-p時(shí)，非跳變沿比特電平將為100mVp-p。

CTLE一致性均衡實(shí)現(xiàn)包括裸片上的有源接收端均衡或無源高頻濾波器(比如電纜均衡器中使用的濾波器)。這種模型非常適合用于一致性測(cè)試，因?yàn)樵诿枋鲛D(zhuǎn)移函數(shù)時(shí)非常簡(jiǎn)單。CTLE實(shí)現(xiàn)在頻域有一組極點(diǎn)和零點(diǎn)，因此在目標(biāo)頻率處會(huì)出現(xiàn)峰值。

CTLE實(shí)現(xiàn)對(duì)設(shè)計(jì)而言更加簡(jiǎn)單，并且比替代性技術(shù)消耗更低的功率。然而，在某些情況下，由于適配性、精度和噪聲放大等方面的限制，它們可能還不夠。其它技術(shù)包括前饋均衡(FFE)和判定反饋均衡(DFE)，這些技術(shù)使用經(jīng)比例因子加權(quán)的數(shù)據(jù)樣本來補(bǔ)償通道損耗。

CTLE和FFE都是線性均衡器，因此都會(huì)由于高頻噪聲的提升而出現(xiàn)信噪比的劣化。然而，DFE在反饋環(huán)路中使用非線性元件，因而能最大限度地減少噪聲放大，補(bǔ)償碼間干擾(ISI)。圖3所示例子顯示了經(jīng)過顯著通道衰減后的5Gbit/s信號(hào)以及使用去加重、CTLE和DFE技術(shù)均衡過的信號(hào)。