什么是TTL電平、CMOS電平?區(qū)別?
什么是TTL電平?
本文引用地址:http://www.ex-cimer.com/article/201807/384242.htmTTL電平信號被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定,+5V等價(jià)于邏輯1,0V等價(jià)于邏輯0,這被稱做TTL(晶體管-晶體管邏輯電平)信號系統(tǒng),這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。
TTL電平信號對于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的,首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低,另外TTL電平信號直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動器以及接收器電路;再者,計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的,而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下,是采用并行數(shù)據(jù)傳輸方式,而并行數(shù)據(jù)傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚ΨQ的問題,這些問題對可靠性均有影響;另外對于并行數(shù)據(jù)傳輸,電纜以及連接器的費(fèi)用比起串行通信方式來也要高一些。
TTL電路的電平就叫TTL 電平,CMOS電路的電平就叫CMOS電平。
TTL集成電路的全名是晶體管-晶體管邏輯集成電路(Transistor-Transistor Logic),主要有54/74系列標(biāo)準(zhǔn)TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五個(gè)系列。標(biāo)準(zhǔn)TTL輸入高電平最小2V,輸出高電平最小2.4V,典型值3.4V,輸入低電平最大0.8V,輸出低電平最大0.4V,典型值0.2V。S-TTL輸入高電平最小2V,輸出高電平最小Ⅰ類2.5V,Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大0.8V,輸出低電平最大0.5V。LS-TTL輸入高電平最小2V,輸出高電平最小Ⅰ類2.5V,Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大Ⅰ類0.7V,Ⅱ、Ⅲ類0.8V,輸出低電平最大Ⅰ類0.4V,Ⅱ、Ⅲ類0.5V,典型值0.25V。TTL電路的電源VDD供電只允許在+5V±10%范圍內(nèi),扇出數(shù)為10個(gè)以下TTL門電路。
COMS集成電路是互補(bǔ)對稱金屬氧化物半導(dǎo)體(Compiementary symmetry metal oxide semicoductor)集成電路的英文縮寫,電路的許多基本邏輯單元都是用增強(qiáng)型PMOS晶體管和增強(qiáng)型NMOS管按照互補(bǔ)對稱形式連接的,靜態(tài)功耗很小。COMS電路的供電電壓VDD范圍比較廣在+5--+15V均能正常工作,電壓波動允許±10,當(dāng)輸出電壓高于VDD-0.5V時(shí)為邏輯1,輸出電壓低于VSS+0.5V(VSS為數(shù)字地)為邏輯0,扇出數(shù)為10--20個(gè)COMS門電路。
TTL電平信號被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定,+5V等價(jià)于邏輯1,0V等價(jià)于邏輯0,這被稱做TTL(晶體管-晶體管邏輯電平)信號系統(tǒng),這是計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。TTL電平信號對于計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是很理想的,首先計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸對于電源的要求不高以及熱損耗也較低,另外TTL電平信號直接與集成電路連接而不需要價(jià)格昂貴的線路驅(qū)動器以及接收器電路;再者,計(jì)算機(jī)處理器控制的設(shè)備內(nèi)部的數(shù)據(jù)傳輸是在高速下進(jìn)行的,而TTL接口的操作恰能滿足這個(gè)要求。TTL型通信大多數(shù)情況下,是采用并行數(shù)據(jù)傳輸方式,而并行數(shù)據(jù)傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因?yàn)樵诓⑿薪涌谥写嬖谥嗪筒粚ΨQ的問題,這些問題對可靠性均有影響;另外對于并行數(shù)據(jù)傳輸,電纜以及連接器的費(fèi)用比起串行通信方式來也要高一些。CMOS電平和TTL電平: CMOS電平電壓范圍在3~15V,比如4000系列當(dāng)5V供電時(shí),輸出在4.6以上為高電平,輸出在0.05V以下為低電平。輸入在3.5V以上為高電平,輸入在1.5V以下為低電平。而對于TTL芯片,供電范圍在0~5V,常見都是5V,如74系列5V供電,輸出在2.7V以上為高電平,輸出在0.5V以下為低電平,輸入在2V以上為高電平,在0.8V以下為低電平。因此,CMOS電路與TTL電路就有一個(gè)電平轉(zhuǎn)換的問題,使兩者電平域值能匹配。
TTL電平與CMOS電平的區(qū)別:
(一)TTL高電平3.6~5V,低電平0V~2.4V
CMOS電平Vcc可達(dá)到12V
CMOS電路輸出高電平約為0.9Vcc,而輸出低電平約為0.1Vcc。
CMOS電路不使用的輸入端不能懸空,會造成邏輯混亂。
TTL電路不使用的輸入端懸空為高電平。
另外,CMOS集成電路電源電壓可以在較大范圍內(nèi)變化,因而對電源的要求不像TTL集成電路那樣嚴(yán)格。用TTL電平,它們就可以兼容。
(二)TTL電平是5V,CMOS電平一般是12V。
因?yàn)門TL電路電源電壓是5V,CMOS電路電源電壓一般是12V。
5V的電平不能觸發(fā)CMOS電路,12V的電平會損壞TTL電路,因此不能互相兼容匹配。
(三)TTL電平標(biāo)準(zhǔn)
輸出 L: 0.8V ; H:>2.4V。
輸入 L: 1.2V ; H:>2.0V
TTL器件輸出低電平要小于0.8V,高電平要大于2.4V。輸入,低于1.2V就認(rèn)為是0,高于2.0就認(rèn)為是1。
CMOS電平:
輸出 L: 0.1*Vcc ; H:>0.9*Vcc。
輸入 L: 0.3*Vcc ; H:>0.7*Vcc.
一般單片機(jī)、DSP、FPGA他們之間管教能否直接相連. 一般情況下,同電壓的是可以的,不過最好是要好好查查技術(shù)手冊上的VIL,VIH,VOL,VOH的值,看是否能夠匹配(VOL要小于VIL,VOH要大于VIH,是指一個(gè)連接當(dāng)中的)。有些在一般應(yīng)用中沒有問題,但是參數(shù)上就是有點(diǎn)不夠匹配,在某些情況下可能就不夠穩(wěn)定,或者不同批次的器件就不能運(yùn)行。
例如:74LS的器件的輸出,接入74HC的器件。在一般情況下都能好好運(yùn)行,但是,在參數(shù)上卻是不匹配的,有些情況下就不能運(yùn)行。
74LS和54系列是TTL電路,74HC是CMOS電路。如果它們的序號相同,則邏輯功能一樣,但電氣性能和動態(tài)性能略有不同。如,TTL的邏輯高電平為> 2.7V,CMOS為> 3.6V。如果CMOS電路的前一級為TTL則隱藏著不可靠隱患,反之則沒問題。
1.TTL電平:
輸出高電平>2.4V,輸出低電平0.4V。在室溫下,一般輸出高電平是3.5V,輸出低電平是0.2V。最小輸入高電平和低電平:輸入高電平>=2.0V,輸入低電平=0.8V,噪聲容限是0.4V。
2.CMOS電平:
1邏輯電平電壓接近于電源電壓,0邏輯電平接近于0V。而且具有很寬的噪聲容限。
3.電平轉(zhuǎn)換電路:
因?yàn)門TL和COMS的高低電平的值不一樣(ttl 5v==>cmos 3.3v),所以互相連接時(shí)需要電平的轉(zhuǎn)換:就是用兩個(gè)電阻對電平分壓,沒有什么高深的東西。
4.OC門,即集電極開路門電路,OD門,即漏極開路門電路,必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負(fù)載,所以又叫做驅(qū)動門電路。
5.TTL和COMS電路比較:
1)TTL電路是電流控制器件,而coms電路是電壓控制器件。
2)TTL電路的速度快,傳輸延遲時(shí)間短(5-10ns),但是功耗大。COMS電路的速度慢,傳輸延遲時(shí)間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān),頻率越高,芯片集越熱,這是正?,F(xiàn)象。
3)COMS電路的鎖定效應(yīng):
COMS電路由于輸入太大的電流,內(nèi)部的電流急劇增大,除非切斷電源,電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時(shí),COMS的內(nèi)部電流能達(dá)到40mA以上,很容易燒毀芯片。
防御措施:
1)在輸入端和輸出端加鉗位電路,使輸入和輸出不超過不超過規(guī)定電壓。
2)芯片的電源輸入端加去耦電路,防止VDD端出現(xiàn)瞬間的高壓。
3)在VDD和外電源之間加線流電阻,即使有大的電流也不讓它進(jìn)去。
4)當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí),開關(guān)要按下列順序:開啟時(shí),先開啟COMS電路得電源,再開啟輸入信號和負(fù)載的電源;關(guān)閉時(shí),先關(guān)閉輸入信號和負(fù)載的電源,再關(guān)閉COMS電路的電源。
6.COMS電路的使用注意事項(xiàng)
1)COMS電路時(shí)電壓控制器件,它的輸入總抗很大,對干擾信號的捕捉能力很強(qiáng)。所以,不用的管腳不要懸空,要接上拉電阻或者下拉電阻,給它一個(gè)恒定的電平。
2)輸入端接低內(nèi)組的信號源時(shí),要在輸入端和信號源之間要串聯(lián)限流電阻,使輸入的電流限制在1mA之內(nèi)。
3)當(dāng)接長信號傳輸線時(shí),在COMS電路端接匹配電阻。
4)當(dāng)輸入端接大電容時(shí),應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。
5)COMS的輸入電流超過1mA,就有可能燒壞COMS。
7.TTL門電路中輸入端負(fù)載特性(輸入端帶電阻特殊情況的處理):
1)懸空時(shí)相當(dāng)于輸入端接高電平。因?yàn)檫@時(shí)可以看作是輸入端接一個(gè)無窮大的電阻。
2)在門電路輸入端串聯(lián)10K電阻后再輸入低電平,輸入端出呈現(xiàn)的是高電平而不是低電平。因?yàn)橛蒚TL門電路的輸入端負(fù)載特性可知,只有在輸入端接的串聯(lián)電阻小于910歐時(shí),它輸入來的低電平信號才能被門電路識別出來,串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個(gè)一定要注意。COMS門電路就不用考慮這些了。
8.TTL電路有集電極開路OC門,MOS管也有和集電極對應(yīng)的漏極開路的OD門,它的輸出就叫做開漏輸出。OC門在截止時(shí)有漏電流輸出,那就是漏電流,為什么有漏電流呢?那是因?yàn)楫?dāng)三機(jī)管截止的時(shí)候,它的基極電流約等于0,但是并不是真正的為0,經(jīng)過三極管的集電極的電流也就不是真正的0,而是約0。而這個(gè)就是漏電流。開漏輸出:OC門的輸出就是開漏輸出;OD門的輸出也是開漏輸出。它可以吸收很大的電流,但是不能向外輸出的電流。
所以,為了能輸入和輸出電流,它使用的時(shí)候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅(qū)動器、電平轉(zhuǎn)換器以及滿足吸收大負(fù)載電流的需要。
9.什么叫做圖騰柱,它與開漏電路有什么區(qū)別?
TTL集成電路中,輸出有接上拉三極管的輸出叫做圖騰柱輸出,沒有的叫做OC門。因?yàn)門TL就是一個(gè)三級關(guān),圖騰柱也就是兩個(gè)三級管推挽相連。所以推挽就是圖騰。
評論