如何解決以太網(wǎng)故障？
加入技術交流群
以太網(wǎng)頻繁出現(xiàn)通信異常、丟包等現(xiàn)象，是否會想到是硬件電路設計問題?成熟的以太網(wǎng)電路設計看似簡單，但如何保證通信質(zhì)量，在通信異常時如何快速定位問題，本文將通過實際案例來講述網(wǎng)絡通訊異常的解析過程和處理方案。
本文引用地址：http://www.ex-cimer.com/article/201807/389277.htm一、案例情況
一日，核心板基于TI公司的DP83848KSQ PHY芯片二次開發(fā)時搭建一路百兆以太網(wǎng)電路，在研發(fā)測試階段，發(fā)現(xiàn)以太網(wǎng)電路頻繁出現(xiàn)通信異常，表現(xiàn)為工作一段時間后網(wǎng)絡自動掉線，無法重連。多臺樣機均表現(xiàn)出同樣的現(xiàn)象，于是研發(fā)展開一系列的問題定位。
二、現(xiàn)場排查
軟硬件工程師開始各自的問題定位，這里則談談硬件問題定位。
1.電源電路測試
首先先確定電源電路情況，測試PHY芯片工作時和通信異常時的供電電源的電壓，電源電壓穩(wěn)定，無跌落，電平為3.3V;其次測試紋波噪聲，測試結(jié)果也滿足要求。電源電路影響暫可以排除。
2.原理圖檢查：
然后從原理圖下手，檢查PHY芯片的外圍電路和對照處理器的引腳順序，如圖1所示，外圍電路接線無誤，設計符合設計規(guī)范。繼續(xù)檢查以太網(wǎng)的變壓器電路，如圖2所示，該電路也符合設計規(guī)范。原理圖設計基本可以排除。
圖1 PHY芯片外圍電路圖
圖2 變壓器外圍電路圖
3.樣機電路測試
時鐘信號測試：時鐘信號幅值、頻率、上升下降時間、占空比等參數(shù)均滿足要求。
時序測試：數(shù)據(jù)信號和控制信號的時序裕量均滿足手冊要求。
數(shù)據(jù)信號波形測試：在信號測試時，發(fā)現(xiàn)PHY芯片的數(shù)據(jù)信號和控制信號有異常的波形，如下圖3、4所示：
圖3 RMII_RXD信號
圖4 RMII_TXD信號
圖5 PHY芯片的IO參數(shù)信息
圖6 處理器芯片的IO參數(shù)信息
評論