單片機(jī)封裝中的EMI抑制

對(duì)于EMI的控制滲透在電路設(shè)計(jì)的每一個(gè)角落當(dāng)中，在IC芯片的封裝當(dāng)中也有針對(duì)EMI進(jìn)行預(yù)防的方法，本文就將為大家介紹封裝特征在EMI控制當(dāng)中的作用。

IC 封裝通常包括硅基芯片、一個(gè)小型的內(nèi)部PCB以及焊盤。硅基芯片安裝在小型64PCB上，通過(guò)綁定線實(shí)現(xiàn)硅基芯片與焊盤之間的連接，在某些封裝中也可以實(shí)現(xiàn)直接連接小型PCB實(shí)現(xiàn)硅基芯片上的信號(hào)和電源與匯封裝上的對(duì)應(yīng)管腳之間的連接，這樣就實(shí)到了硅基芯片上信號(hào)和電源節(jié)點(diǎn)的對(duì)外延伸。因此，該匯的電源和信號(hào)的傳輸路徑包括餡基芯片、與小型PCB之間的連線、PCB走線以及匯封裝的輸入和輸出管腳。對(duì)電容和宅感(對(duì)應(yīng)于電場(chǎng)和磁場(chǎng))控制的好壞在很大程度上取決于整個(gè)傳輸路徑設(shè)計(jì)的好壞，某些設(shè)計(jì)特征將直接影響整個(gè)IC芯片封裝的電容和電感。

先看硅基芯片與內(nèi)部小電路板之間的連接方式。許多的匯芯片都采用綁定線來(lái)實(shí)頸硅基芯片與內(nèi)部小電路板之間的連接，這是一種在硅基芯片與內(nèi)部小電路板之間的極細(xì)6t電線。這種技術(shù)之所以應(yīng)用廣泛是因?yàn)楣杌酒蛢?nèi)部小電路板的熱脹系數(shù)(CU)相近‘芯片本身是一種硅基器件，其熱脹系數(shù)與典型的PCB材料(如環(huán)氧樹(shù)脂)的熱脹系數(shù)有相大的差別。如：果硅基芯片的電氣連接點(diǎn)直接安裝在內(nèi)部小PCB上的話，那么在一段相對(duì)較短的時(shí)間之后，IC封裝內(nèi)部溫度的變化導(dǎo)致熱脹冷縮，這種方式的連接就會(huì)因?yàn)閿嗔讯А＝壎ň€是一種適應(yīng)這種特殊環(huán)境的引線方式，它可以承受較大負(fù)荷的彎曲變形而不容易斷裂。

采用綁定線的問(wèn)題在于，每一個(gè)信號(hào)或者電源線的電流環(huán)路面積的增加將導(dǎo)致電感值升高。獲得較低電感值的優(yōu)良設(shè)計(jì)就是實(shí)現(xiàn)硅基芯片與內(nèi)部PCB之間的直接連接，也就是說(shuō)硅基芯片的連接點(diǎn)直接聯(lián)結(jié)在PCB的焊盤上。這就要求選擇使用一種特殊的PCB板基材料，這種材料應(yīng)該具有極低的熱膨脹系數(shù)。而選擇這種材料將導(dǎo)致匯芯片整體成本的增加，因而采用這種工藝技術(shù)的芯片并不常見(jiàn)，但是只要這種將硅基芯片與載體PCB直接連接的IC存在：并且在設(shè)計(jì)方案中可行，那么采用這樣的IC器件就是較好的選擇。

一般來(lái)說(shuō)，在匯封裝設(shè)計(jì)中，降低電感并且增大信號(hào)與對(duì)應(yīng)回路之間或者電源與地之間電容是選擇集成電路芯片過(guò)程的首要考慮因素。舉例來(lái)說(shuō)，小間距的表面貼裝與大間距的表面貼裝：工藝相比，應(yīng)該優(yōu)先考慮選擇采用小間距的表面貼裝工藝封裝的匯芯片，而這兩種類型的表面貼裝工藝封裝的IC芯片都優(yōu)于過(guò)孔引線類型的封裝。BGA封裝的匯芯片同任何常用的封裝類型相比具有最低的引線電感。從電容和電感控制的角度來(lái)看，小型的封裝和更細(xì)的間距通?？偸谴硇阅艿奶岣摺?/p>

引線結(jié)構(gòu)設(shè)計(jì)的一個(gè)重要特征是管腳的分配。由于電感和電容值的大小都取決于信號(hào)或者是電源與返回路徑之間的接近程度，因此要考慮足夠多的返回路徑。

電源管腳和地管腳應(yīng)該成對(duì)分配，每一個(gè)電源管腳都應(yīng)該有對(duì)應(yīng)的地管腳相鄰分布，而且在這種引線結(jié)構(gòu)中應(yīng)該分配多個(gè)電源管腳和地管腳對(duì)。這兩方面的特征都將極大地降低電源和地之間的環(huán)路電感，有助于減少電源總線上的電壓瞬變，從而降低EAdI。由于習(xí)慣上的原因，現(xiàn)在市場(chǎng)上的許多匯芯片并沒(méi)有完全遵循上述設(shè)計(jì)規(guī)則，但I(xiàn)C設(shè)計(jì)和生產(chǎn)廠商都深刻理解這種設(shè)計(jì)方法的優(yōu)點(diǎn)，因而在新的IC芯片設(shè)計(jì)和發(fā)布時(shí)IC廠商更關(guān)注電源的連接。

理想情況下，需要為每一個(gè)信號(hào)管腳都分配一個(gè)相鄰的信號(hào)返回管腳(如地管腳)。實(shí)際情況并非如此，眾多的IC廠商是采用其他折中方法。在BGA封裝中，一種行之有效的設(shè)計(jì)方法是在每組八個(gè)信號(hào)管腳的中心設(shè)置一個(gè)信號(hào)的返回管腳，在這種管腳排列方式下，每一個(gè)信號(hào)與信號(hào)返回路徑之間僅相差一個(gè)管腳的距離。而對(duì)于四方扁平封裝(QFP)或者其他鷗翼(gullw切g(shù))型封裝形式的IC來(lái)說(shuō)，在信號(hào)組的中心放置一個(gè)信號(hào)的返回路徑是不現(xiàn)實(shí)的，即便這樣也必須保證每隔4到6個(gè)管腳就放置一個(gè)信號(hào)返回管腳。需要注意的是，不同的匯工藝技術(shù)可能采用不同的信號(hào)返回電壓。有的IC使用地管腳(如TIL器件)作為信號(hào)的返回路徑，而有的IC則使用電源管腳(如絕大多數(shù)的ECI‘器件)作為信號(hào)的返回路徑，也有的IC同時(shí)使用電源管腳和地管腳(比如大多數(shù)的CMoS器件)作為信號(hào)的返回路徑。因此設(shè)計(jì)工程師必須熟悉設(shè)計(jì)中使用的IC芯片邏輯系列，了解它們的相關(guān)工作情況。

IC芯片中電源和地管腳的合理分布不僅能夠降低EMI，而且可以極大地改善地彈反射(groundboltnce)效果。當(dāng)驅(qū)動(dòng)傳輸線的器件試圖將傳輸線下拉到邏輯低時(shí)，地彈反射卻仍然維持該傳輸線在邏輯低閉值電平之上，地彈反射可能導(dǎo)致電路的失效或者出現(xiàn)故障。

IC 封裝中另一個(gè)需要關(guān)注的重要問(wèn)題是芯片內(nèi)部的PCB設(shè)計(jì)，內(nèi)部PCB通常也是IC封裝中最大的組成部分，在內(nèi)部PCB設(shè)計(jì)時(shí)如果能夠?qū)崿F(xiàn)電容和電感的嚴(yán)格控制，將極大地改善系統(tǒng)的整體EMI性能。如果這是一個(gè)兩層的PCB板，至少要求PCB板的一面為連續(xù)的地平面層，PCB板的另一面是電源和信號(hào)的布線層。更理想的情況是四層的PCB板，中間的兩層分別是電源和地平面層，外面的兩層作為信號(hào)的布線層。由于匯封裝內(nèi)部的PCB通常都非常薄，四層板結(jié)構(gòu)的設(shè)計(jì)將引出兩個(gè)高電容、低電感的布線層，它特別適合于電源分配以及需要嚴(yán)格控制的進(jìn)出該封裝的輸入輸出信號(hào)。低阻抗的平面層可以極大地降低電源總線亡的電壓瞬變，從而極大地改善EMI性能。這種受控的信號(hào)線不僅有利于降低EMI，同樣對(duì)于確保進(jìn)出匯的信號(hào)的完整性也起到重要的作用。