詳細(xì)介紹數(shù)字時(shí)鐘管理模塊與嵌入式塊RAM

3.數(shù)字時(shí)鐘管理模塊(DCM)

業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時(shí)鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進(jìn)的FPGA 提供數(shù)字時(shí)鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時(shí)鐘綜合，且能夠降低抖動(dòng)，并實(shí)現(xiàn)過(guò)濾功能。

4.嵌入式塊RAM(BRAM)

大多數(shù)FPGA 都具有內(nèi)嵌的塊RAM，這大大拓展了FPGA 的應(yīng)用范圍和靈活性。塊RAM 可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲(chǔ)器(CAM) 以及FIFO 等常用存儲(chǔ)結(jié)構(gòu)。RAM、FIFO 是比較普及的概念，在此就不冗述。CAM 存儲(chǔ)器在其內(nèi)部的每個(gè)存儲(chǔ)單元中都有一個(gè)比較邏輯，寫(xiě)入CAM 中的數(shù)據(jù)會(huì)和內(nèi)部的每一個(gè)數(shù)據(jù)進(jìn)行比較，并返回與端口數(shù)據(jù)相同的所有數(shù)據(jù)的地址，因而在路由的地址交換器中有廣泛的應(yīng)用。除了塊RAM，還可以將FPGA 中的LUT 靈活地配置成RAM、ROM 和FIFO 等結(jié)構(gòu)。在實(shí)際應(yīng)用中，芯片內(nèi)部塊RAM 的數(shù)量也是選擇芯片的一個(gè)重要因素。

圖2-7 內(nèi)嵌的塊RAM

單片塊RAM 的容量為18k 比特，即位寬為18 比特、深度為1024，可以根據(jù)需要改變其位寬和深度，但要滿足兩個(gè)原則：首先，修改后的容量( 位寬 深度) 不能大于18k 比特;其次，位寬最大不能超過(guò)36 比特。當(dāng)然，可以將多片塊RAM級(jí)聯(lián)起來(lái)形成更大的RAM，此時(shí)只受限于芯片內(nèi)塊RAM的數(shù)量，而不再受上面兩條原則約束。

5. 豐富的布線資源

布線資源連通FPGA 內(nèi)部的所有單元，而連線的長(zhǎng)度和工藝決定著信號(hào)在連線上的驅(qū)動(dòng)能力和傳輸速度。FPGA 芯片內(nèi)部有著豐富的布線資源，根據(jù)工藝、長(zhǎng)度、寬度和分布位置的不同而劃分為4類不同的類別。第一類是全局布線資源，用于芯片內(nèi)部全局時(shí)鐘和全局復(fù)位/ 置位的布線;第二類是長(zhǎng)線資源，用以完成芯片Bank 間的高速信號(hào)和第二全局時(shí)鐘信號(hào)的布線;第三類是短線資源，用于完成基本邏輯單元之間的邏輯互連和布線;第四類是分布式的布線資源，用于專有時(shí)鐘、復(fù)位等控制信號(hào)線。

圖2-8 FPGA內(nèi)部互連布線

在實(shí)際中設(shè)計(jì)者不需要直接選擇布線資源，布局布線器可自動(dòng)地根據(jù)輸入邏輯網(wǎng)表的拓?fù)浣Y(jié)構(gòu)和約束條件選擇布線資源來(lái)連通各個(gè)模塊單元。從本質(zhì)上講，布線資源的使用方法和設(shè)計(jì)的結(jié)果有密切、直接的關(guān)系。