<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術 > 設計應用 > CMOS集成電路中電源和地之間的ESD保護電路設計

          CMOS集成電路中電源和地之間的ESD保護電路設計

          作者: 時間:2018-08-08 來源:網絡 收藏

          摘 要:討論了3種常用的CMOS集成電路電源和地之間的ESD保護電路,分別介紹了它們的電路結構以及設計考慮,并用Hspice對其中利用晶體管延時的電源和地的保護電路在ESD脈沖和正常工作兩種情況下的工作進行了模擬驗證.結論證明:在ESD脈沖下,該保護電路的導通時間為380ns;在正常工作時,該保護電路不會導通,因此這種利用晶體管延時的保護電路完全可以作為CMOS集成電路電源和地之間的ESD保護電路.

          本文引用地址:http://www.ex-cimer.com/article/201808/385807.htm

          CMOS集成電路中電源和地之間的ESD保護電路設計.rar
          8c2f06c4708e7a60f7bce67b6f7c0576.rar(213.07 KB)


          關鍵詞:

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();