<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 值得一看!高手分享FPGA設(shè)計(jì)中的一些經(jīng)驗(yàn)

          值得一看!高手分享FPGA設(shè)計(jì)中的一些經(jīng)驗(yàn)

          作者: 時(shí)間:2018-08-15 來源:網(wǎng)絡(luò) 收藏

          這里我談?wù)勎业囊恍?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/經(jīng)驗(yàn)">經(jīng)驗(yàn)和大家分享,希望能對(duì) IC 設(shè)計(jì)的新手有一定的幫助,能使得他們能少走一些彎路!

          本文引用地址:http://www.ex-cimer.com/article/201808/386884.htm

          在 IC 工業(yè)中有許多不同的領(lǐng)域, IC 設(shè)計(jì)者的特征也會(huì)有些不同。在 A 領(lǐng)域的一個(gè)好的IC 設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去熟悉 B 領(lǐng)域的知識(shí)。在我們職業(yè)生涯的開始,我們應(yīng)該問我們自己一些問題,我們想要成為怎樣的 IC 設(shè)計(jì)者?消費(fèi)?PC 外圍?通信?微處理器或 DSP?等等?IC 設(shè)計(jì)的基本規(guī)則和流程是一樣的,無論啥樣的都會(huì)加到其中。 HDL, 和軟件等是幫助我們理解芯片的最好工具。 IC 的靈魂是知識(shí)。因此我們遇到的第一個(gè)挑戰(zhàn)將是獲得設(shè)計(jì)的相關(guān)信息,然后理解信息并應(yīng)用它。

          但是有些信息不是免費(fèi)的,我們需要加入一些協(xié)會(huì)或從如 IEEE/ISO 等那些組織購買一些文檔。設(shè)計(jì)者應(yīng)該有很強(qiáng)的背景知識(shí)來很快的理解他們,甚至能改進(jìn)存在的標(biāo)準(zhǔn)或。一個(gè)好的設(shè)計(jì)者應(yīng)該應(yīng)該有足夠的設(shè)計(jì)技能和工具應(yīng)用知識(shí)并且不斷的積累他們。

          例如: 8 口以太網(wǎng)轉(zhuǎn)換 HUB 控制器

          需要知識(shí): IEEE802.3 標(biāo)準(zhǔn),包括 10MHZ 以太網(wǎng)和 100MHZ 快速以太網(wǎng)。

          相關(guān)領(lǐng)域:異步傳輸模式(ATM), IEEE802.11 無限局域網(wǎng), IEEE1394, USB 等。HDL,計(jì)算機(jī)仿真和只能解決 ASIC 設(shè)計(jì)流程的數(shù)字部分。如果在 IC 中有任何模擬部分,他將依賴模擬設(shè)計(jì)者或從另外的廠家購買。甚至一些純數(shù)字部分也能從另外一些廠家購買以加速上市時(shí)間。那些不是被我們?cè)O(shè)計(jì)的部分稱為 IP,包括 HDL 代碼,網(wǎng)表,硬核。對(duì)于我們?cè)O(shè)計(jì)的技術(shù)取決于硬核。一些 IP 是非常貴的,如在 USB2.0 中的 PHY。一些小的公司沒有足夠的人力和軟件資源來完成有些工作,甚至他們不能在缺貨期預(yù)定足夠的晶原,因此涉及服務(wù)公司取代了他們的工作。但并不是每個(gè) IP 都滿足我們的需要,有時(shí)我們需要在購買后作一些修改。我們要在設(shè)計(jì)前決定所要用到的 IPs。

          在設(shè)計(jì)開始,設(shè)計(jì)者必須理解所有相關(guān)的標(biāo)準(zhǔn)、規(guī)范和算法。但是有許多方法來應(yīng)用這些規(guī)范和算法。最好的結(jié)構(gòu)是快速和最小芯片尺寸的結(jié)合。不幸的是,快速的需求常常和最小芯片尺寸的需求是對(duì)立的。因此,在 HDL 編碼工作前規(guī)劃一個(gè)最優(yōu)的結(jié)構(gòu)也是一個(gè)重要的問題。

          例如: 1:除法器

          除數(shù)被固定。最快的方法是查表,但是這個(gè)方法需要大的內(nèi)存。我們可以可以從被除數(shù)中不斷的減去除數(shù)直到新的被除數(shù)比除數(shù)小。它會(huì)花更多的時(shí)間但用最少的硬件。還有許多的方法來構(gòu)建除法器,每種方法都有他自己的優(yōu)點(diǎn)和缺點(diǎn)。

          2:圖像處理的動(dòng)態(tài)評(píng)估器

          從前一個(gè)圖片中發(fā)現(xiàn)最相似的 8×8 模塊,在整個(gè)電影剪輯中。最基本的有全搜索和三步搜索的方法。許多的論文已經(jīng)討論過優(yōu)化硬件復(fù)雜度和速度的結(jié)構(gòu),這里我不再祥解釋。一個(gè)好的設(shè)計(jì)者應(yīng)該要被實(shí)際培訓(xùn)和不斷的。我們要在每個(gè)設(shè)計(jì)工作中非常小心和耐心。因?yàn)橐粋€(gè) NRE 將會(huì)消耗大量的金錢和數(shù)周的時(shí)間,如果他不小心犯錯(cuò),設(shè)計(jì)者將會(huì)對(duì)金錢和計(jì)劃失敗負(fù)責(zé)。和小心也許是來完成一個(gè)成功的設(shè)計(jì)項(xiàng)目最好的方法。以下條款是一些對(duì)一個(gè)穩(wěn)步的和成功的設(shè)計(jì)的建議: (可能有些朋友也指出了其中的部分,我這里只作簡(jiǎn)要說明,可能稍有不同)

          命名風(fēng)格:

          1 不要用關(guān)鍵字做信號(hào)名;

          2 不要在中用 VERILOG 關(guān)鍵字做信號(hào)名;

          3 命名信號(hào)用含義;

          4 命名 I/O 口用盡量短的名字;

          5 不要把信號(hào)用高和低的情況混合命名;

          6 信號(hào)的第一個(gè)字母必須是 A-Z 是一個(gè)規(guī)則;

          7 使模塊名、實(shí)例名和文件名相同;

          編碼風(fēng)格:記住,一個(gè)好的代碼是其他人可以很容易閱讀和理解的。

          1 盡可能多的增加說明語句;

          2 在一個(gè)設(shè)計(jì)中固定編碼格式和統(tǒng)一所有的模塊,根從項(xiàng)目領(lǐng)導(dǎo)者定義的格式;

          3 把全部設(shè)計(jì)分成適合數(shù)量的不同的模塊或?qū)嶓w;

          4 在一個(gè) always/process 中的所有信號(hào)必須相關(guān);

          5 不要用關(guān)鍵字或一些經(jīng)常被用來安全綜合的語法;

          6 不要用復(fù)雜邏輯;

          7 在一個(gè) if 語句中的所有條件必須相關(guān);

          設(shè)計(jì)風(fēng)格

          1 強(qiáng)烈建議用同步設(shè)計(jì);

          2 在設(shè)計(jì)時(shí)總是記住時(shí)序問題;

          3 在一個(gè)設(shè)計(jì)開始就要考慮到地電平或高電平復(fù)位、同步或異步復(fù)位、上升沿或下降沿觸發(fā)等問題,在所有模塊中都要遵守它;

          4 在不同的情況下用 if 和 case;

          5 在鎖存一個(gè)信號(hào)或總線時(shí)要小心;

          6 確信所有寄存器的輸出信號(hào)能夠被復(fù)位/置位;

          7 永遠(yuǎn)不要再寫入之前讀取任何內(nèi)部存儲(chǔ)器(如 SRAM)

          8 從一個(gè)時(shí)鐘到另一個(gè)不同的時(shí)鐘傳輸數(shù)據(jù)時(shí)用數(shù)據(jù)緩沖,他工作像一個(gè)雙時(shí)鐘 FIFO;

          9 在 VHDL 中二維數(shù)組可以使用,它是非常有用的。在 VERILOG 中他僅僅可以使用在測(cè)試模塊中,不能被綜合;

          10 遵守 register-in register-out 規(guī)則;

          11 像 synopsys 的 DC 的綜合工具是非常穩(wěn)定的,任何 bugs 都不會(huì)從綜合工具中產(chǎn)生;

          12 確保 版本與 ASIC 的版本盡可能的相似,特別是 SRAM 類型,若版本一致是最理想的;

          13 在嵌入式存儲(chǔ)器中使用 BIST;

          14 虛單元和一些修正電路是必需的;

          15 一些簡(jiǎn)單的測(cè)試電路也是需要的,經(jīng)常在一個(gè)芯片中有許多測(cè)試模塊;

          16 除非低功耗不要用門控時(shí)鐘;

          17 不要依靠腳本來保證設(shè)計(jì)。但是在腳本中的一些好的約束能夠起到更好的性能(例如前向加法器);

          18 如果時(shí)間充裕,通過時(shí)鐘做一個(gè)多鎖存器來取代用 MUX;

          19 不要用內(nèi)部 tri-state, ASIC 需要總線保持器來處理內(nèi)部 tri-state;

          20 在 top level 中作 pad insertion;

          21 選擇 pad 時(shí)要小心(如上拉能力,施密特觸發(fā)器, 5 伏耐壓等);

          22 小心由時(shí)鐘偏差引起的問題;

          23 不要試著產(chǎn)生半周期信號(hào);

          24 如果有很多函數(shù)要修正,請(qǐng)一個(gè)一個(gè)地作,修正一個(gè)函數(shù)檢查一個(gè)函數(shù);

          25 在一個(gè)計(jì)算等式中排列每個(gè)信號(hào)的位數(shù)是一個(gè)好習(xí)慣,即使綜合工具能做;

          26 不要使用 HDL 提供的除法器;

          27 削減不必要的時(shí)鐘。它會(huì)在設(shè)計(jì)和布局中引起很多麻煩,大多數(shù) 有 1-4 個(gè)專門的時(shí)鐘通道;

          以上是大家在設(shè)計(jì)中最好遵守的要點(diǎn),它可以使你的設(shè)計(jì)更好。



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();