新一代層疊封裝（PoP）的發(fā)展趨勢及翹曲控制

從圖中數(shù)據(jù)我們可以得出一些很重要的結(jié)論：

封裝超薄化后，翹曲對芯片大小非常敏感。不同尺寸的芯片封裝后翹曲相差非常大，甚至翹曲的方向都會改變，例如圖8中在回流溫度260℃時的翹曲，當(dāng)芯片為5 mm時翹曲方向是凸形正90μm(正值)，而芯片為8.7 mm時翹曲變成了凹形負(fù)100μm(負(fù)值)。

對于大芯片(8.7 mm)，超薄化后的封裝翹曲非常大，超過了一般要求的翹曲水平(100μm以下)。所以，大芯片超薄封裝的翹曲極具挑戰(zhàn)性。另一方面，也不是說芯片越小翹曲就會越小，如設(shè)計或材料選擇搭配不當(dāng)，小芯片封裝會比大芯片封裝的翹曲更大。例如圖9中所示，5 mm芯片比6.5 mm及8.7 mm芯片的翹曲都大。原因是不同大小的芯片翹曲方向有可能不同。

通常所說的采用低CTE的基板和高CTE的塑封組合有利于降低翹曲，是針對封裝大芯片時當(dāng)翹曲方向在室溫下是凸形而高溫下是凹形時才成立。而當(dāng)使用小芯片時，翹曲方向有可能反過來，此時上述觀點將不再成立，而必須使用高CTE的基板配低CTE的塑封組合，才能降低翹曲。

圖中數(shù)據(jù)顯示，同一套材料組合及設(shè)計很難適用于各種不同大小的芯片。

綜上所述，新一代超薄封裝將會使翹曲大小和方向出現(xiàn)各種可能，而且相當(dāng)敏感，難以只憑經(jīng)驗預(yù)估。所以，必須定制優(yōu)化，并在設(shè)計時使用相關(guān)的計算機有限元翹曲模型模擬仿真，以幫助預(yù)估最后封裝的翹曲及改善的方案例如各層厚度和材料的選擇搭配。

5 基板薄化對翹曲的影響

在基板設(shè)計時，可選擇采用不同的層數(shù)和厚度。除了對基板電性能的考慮之外，這些因素對封裝的翹曲也有影響。圖10顯示了使用4層板和2層板的封裝在翹曲上的差別。對大芯片封裝而言，使用4層基板的封裝翹曲比2層基板的會更大。這是因為4層基板含更多的金屬層和絕緣層，這些材料具有相當(dāng)高的CTE，從而使得4層基板的整個基板有效CTE值要比2層基板的大，翹曲也就相應(yīng)增大。相對而言，基板層數(shù)越多，或者基板核越薄，基板核所起的作用就越小，翹曲就會加大。以此類推，采用最新出現(xiàn)的無核基板(Coreless Substrate)的封裝翹曲將會是更大的挑戰(zhàn)。

基板變薄后帶來的另一個問題是基板設(shè)計公差的影響增大。傳統(tǒng)基板使用很厚的核，核在整個基板的機械性能上起主導(dǎo)作用，所以設(shè)計公差的影響并不明顯。但當(dāng)基板變薄后，核的主導(dǎo)作用變?nèi)酰鲗雍穸鹊脑O(shè)計公差所帶來的成品基板差異就不能再忽略了。圖11顯示了一例基板設(shè)計時公差控制的影響。第一組數(shù)據(jù)采用標(biāo)準(zhǔn)設(shè)計共差，結(jié)果封裝的翹曲在回流高溫時為96μm，超過客戶指標(biāo)(90μm)。第二組數(shù)據(jù)為改進(jìn)版，對基板各層厚度的公差做了進(jìn)一步控制，尤其是金屬層(信號層)。結(jié)果這一組的翹曲得到改善，降低了12μm，達(dá)到了客戶指標(biāo)要求。這說明當(dāng)基板變薄后必須加強對公差的控制，同時，當(dāng)封裝產(chǎn)品開發(fā)已進(jìn)入最后階段，其它各種參數(shù)都已定型的情況下，也還有可能通過對基板各層的厚度公差進(jìn)行優(yōu)化控制，以進(jìn)一步改善翹曲，達(dá)到客戶指標(biāo)。

基于類似的原因，我們發(fā)現(xiàn)，基板變薄后，不同基板廠商生產(chǎn)流程控制差異所造成的成品基板差異也變得更加明顯，必須加以更嚴(yán)格的控制[6]。尤其是在現(xiàn)代的商業(yè)模式下，同一基板總是從幾家不同供應(yīng)商進(jìn)貨。圖12顯示了一例同一設(shè)計但來自不同供應(yīng)商的基板對最后封裝翹曲的影響。數(shù)據(jù)表明，使用三個供應(yīng)商的基板進(jìn)行封裝的翹曲都不同，相差達(dá)20μm。其中供應(yīng)商B和C的基板封裝的翹曲最后都超標(biāo)。而即使是同一供應(yīng)商A，不同的生產(chǎn)流程控制也會造成翹曲差異。

進(jìn)一步研究造成基板差異的根源，我們也測量了這些基板在封裝之前裸基板每個單元本身的翹曲。圖 13 顯示的是來自不同供應(yīng)商的裸基板在封裝之前其自身的翹曲比較。可以看出，基板薄化后，不再像傳統(tǒng)的厚基板那樣平整，裸基板本身就會產(chǎn)生很大的翹曲(可達(dá)100-200μm)，而且翹曲隨不同的供應(yīng)商，不同的生產(chǎn)流程控制而不同。另一個發(fā)現(xiàn)是，裸基板本身的翹曲可隨不同的基板核材料而呈現(xiàn)完全不同的狀態(tài)。

裸基板本身的翹曲除了會影響最后封裝的翹曲之外，還會影響封裝過程的可制造性(manufacturability)。例如在芯片倒裝過程中，如果裸基板的翹曲過大，會使芯片倒裝無法實施。

封裝薄化之后，基板對設(shè)計公差及供應(yīng)商生產(chǎn)流程的差異都變得更加敏感。因此，必須采用更嚴(yán)格的公差控制和供應(yīng)鏈的控制，才能更好地控制最后封裝的翹曲。

6 超薄裸芯片的翹曲

芯片本身也在不斷薄化，從100μm降至80μm，60μm，甚至50μm以下，而芯片本身的翹曲問題也開始出現(xiàn)。圖14顯示的是一顆厚度為50μm ，大小為8 mm×8 mm的裸芯片在不同溫度下的翹曲。圖中數(shù)據(jù)表明50μm厚的芯片本身的翹曲可以由室溫下的正50μm (凸形)變?yōu)楦邷?60℃下的負(fù)40μm (凹形)，這種程度的翹曲還是很顯著的。需要說明的是，芯片本身的翹曲也會因不同的設(shè)計和制造過程而不同，不能一概而論。

超薄芯片本身的翹曲主要是由于硅晶和隨后一層一層的低k電路(low k layer, BEOL)之間不同的熱膨脹系數(shù)引起的。當(dāng)芯片厚時，由于硅晶的鋼性很高，不易變形，但當(dāng)芯片很薄時，鋼性顯著降低，翹曲也隨之顯著增大。

芯片本身的翹曲會增加組裝過程中的困難，及芯片倒裝過程的良率，也會對最后整個封裝的翹曲產(chǎn)生影響。

本文論述了新一代疊層封裝(PoP)的發(fā)展趨勢。主要表現(xiàn)在芯片/封裝比增大，倒裝芯片及銅柱技術(shù)的應(yīng)用，上下封裝層互連間距縮小，以及封裝超薄化。為此新的PoP技術(shù)例如穿塑孔TMV等因應(yīng)而生，新一代超低CTE基板和超高CTE塑封材料等也開發(fā)迅猛，以降低因超薄化引起的封裝翹曲。文章進(jìn)一步討論了封裝翹曲這個已成為阻礙新一代PoP發(fā)展的瓶頸問題和面臨的挑戰(zhàn)?；谑占纳a(chǎn)實驗數(shù)據(jù)，可以得出如下結(jié)論：

超薄化后的封裝翹曲對芯片尺寸大小相當(dāng)敏感。

封裝的各層厚度設(shè)計以及封裝材料的選取必須根據(jù)不同應(yīng)用，不同芯片的大小進(jìn)行定制優(yōu)化，采用不同的組合才能控制好翹曲。很難再使用傳統(tǒng)的同一材料配置適用于不同產(chǎn)品設(shè)計的開發(fā)模式。

超薄化后基板的設(shè)計公差以及不同供應(yīng)商的生產(chǎn)流程差異對封裝翹曲的影響變得更加顯著，因此有必要采取更嚴(yán)格的公差控制以及供應(yīng)鏈的控制。

芯片超薄化后也會使裸芯片本身出現(xiàn)顯著的翹曲問題。