<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

          基于FPGA的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

          作者: 時(shí)間:2018-08-20 來源:網(wǎng)絡(luò) 收藏

          本文引用地址:http://www.ex-cimer.com/article/201808/387240.htm

          2.4 頻率合成器及乘法器的實(shí)現(xiàn)

          中利用Altera 的quartusII 軟件的圖形化解決方案,應(yīng)用Verilog HDL 語言編寫子程序,如圖5 所示,gcm_lpm_rom 為頻率合成器程序圖形。頻率合成器包括一個(gè)11 位最高有效位(MSB)的地址表address [10..0],連接一個(gè)SINROM的查閱表(LUT)上,從而產(chǎn)生所需要的輸出數(shù)據(jù)q[7..0]。利用ModelSim軟件進(jìn)行仿真,當(dāng)?shù)刂酚行Ш?,輸出相?yīng)的波形數(shù)據(jù),波形如圖6 所示。

          如圖5 所示幅值信號b[10..0]是由DSP 計(jì)算后,通過數(shù)據(jù)總線發(fā)送到 中,當(dāng)?shù)刂愤x通后保存此數(shù)據(jù),然后分別給A、B、C 三相,用于和頻率值相乘。gcm_lpm_mult 為乘法器程序圖形,乘法器輸入信號包括一個(gè)8 位最高有效位(MSB)的乘數(shù)a[7..0]和一個(gè)11 位最高有效位(MSB)的被乘數(shù)b[10..0]及時(shí)鐘信號,輸出一個(gè)19 位最高有效位(MSB)的數(shù)據(jù)out[18..0]。利用ModelSim軟件進(jìn)行仿真,波形如圖7 所示,當(dāng)a 乘以b 后,輸出相應(yīng)的數(shù)據(jù)。例如乘數(shù)a=01,被乘數(shù)b=7ff,輸出結(jié)果out=007ff。

          2.5 三角波發(fā)生器及PWM 信號生成

          高壓變頻器的變頻變壓(VVVF)方式主要是為了保證磁通不變,如果磁通增加,將導(dǎo)致鐵心飽和,進(jìn)而引起勵(lì)磁電流的畸變,使電動機(jī)不能正常工作。VVVF主要采用正弦波脈寬調(diào)制(SPWM)方法實(shí)現(xiàn),如圖8 所示為單極性SPWM調(diào)制方式。

          圖8 中(a)為調(diào)制波和載波,(b)為單極性SPWM波形。(a)中的正弦調(diào)制波的周期決定于所需要的調(diào)頻比,等腰三角波的載波的周期決定于載波頻率,振幅不變。如圖9所示,利用Altera 的quartusII 軟件的圖形化解決方案,應(yīng)用VerilogHDL 語言編寫子程序,gcm_sjpkzx 為三角波發(fā)生器,在ena 使能的狀態(tài)下,輸出數(shù)據(jù)先增加后減小,通過計(jì)數(shù)器計(jì)數(shù)實(shí)現(xiàn)數(shù)字量三角波的生成,利用ModelSim 軟件進(jìn)行仿真的波形如圖10 所示。

          gcm_lpm_compare為比較器,由三角波發(fā)生器輸出的數(shù)據(jù)接到輸入數(shù)據(jù)dataa[10..0],此為三角波數(shù)據(jù)。由乘法器輸出的數(shù)據(jù)接到datab[10..0],取out[18..0]的高11 位,此為正弦波數(shù)據(jù)。當(dāng)三角載波小于基波的時(shí)候輸出為高電平。如圖11 所示,輸出信號aleb為PWM信號。

          3 中性點(diǎn)偏移技術(shù)的實(shí)現(xiàn)

          由FPGA生成的PWM信號,進(jìn)行編碼之后,通過光纖傳送到功率單元。編碼信號中包括了各種信號,如果功率單元產(chǎn)生故障,這其中就會包含旁通信號,需要偏移的數(shù)據(jù)量,同步信號等。

          系統(tǒng)充分利用了FPGA(EP1C6Q240C8)的資源,使系統(tǒng)電路獲得極大的簡化,1 片EP1C6Q240C8 芯片可以完成6 個(gè)功率單元的時(shí)序控制和邏輯控制功能。FPGA 接收DSP 發(fā)送過來的數(shù)據(jù),實(shí)現(xiàn)了旁通控制及偏移角度的執(zhí)行,每個(gè)周波進(jìn)行一次同步信號的處理,實(shí)現(xiàn)了故障功率單元在200 ms 內(nèi)完成無擾動旁通。如圖12 所示為A 相1 個(gè)功率單元旁通時(shí)的輸出電壓波形,輸出電流如圖13 所示。從圖中可以看出,在旁路過程中沒有產(chǎn)生擾動,保證了異步電動機(jī)能夠正常運(yùn)行,不影響生產(chǎn)。

          4 結(jié)語

          以FPGA為核心的控制系統(tǒng)具有靈活的重復(fù)可編程能力,強(qiáng)大的邏輯運(yùn)算能力及時(shí)序控制能力,它無疑具有廣闊的市場應(yīng)用前景。


          上一頁 1 2 下一頁

          關(guān)鍵詞: 控制 FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();