斷電還是關(guān)斷？

所有這些影響使得關(guān)斷模式對現(xiàn)代器件越來越有吸引力。 現(xiàn)代芯片充盈著各種特性，包括成百上千萬的元件;如果保持開啟，每個(gè)器件都可能產(chǎn)生漏電流。 優(yōu)化特性使用并關(guān)斷芯片中不使用的部分，可以消除其中的大部分漏電流。 然而用戶應(yīng)該確保供應(yīng)商明確支持這些模式，而不要試圖自行開發(fā)關(guān)斷功能。

更多情形

關(guān)于關(guān)斷的完整拼圖還缺幾片。 如果同時(shí)切斷接地連接(這將形成另一條低阻抗路徑)會(huì)怎樣? 這與直接驅(qū)動(dòng)I/O引腳而不使能電源的ESD情況相似，如果信號足夠強(qiáng)，可能會(huì)觸發(fā)ESD保護(hù)結(jié)構(gòu)，導(dǎo)致高電流流經(jīng)其他相連的I/O引腳，產(chǎn)生假上電情況。 更有可能的情況是信號稍弱一點(diǎn)，但仍然強(qiáng)到足以通過一條路徑(如I/O箝位)抵達(dá)電源。 信號可能無法觸發(fā)電源箝位，但會(huì)在電源上引起意想不到的虛電壓，從而造成未知工作狀態(tài)，具體情形取決于芯片的拓?fù)浣Y(jié)構(gòu)。 任一情況下，如果電路狀態(tài)持續(xù)如此，則芯片可能受損，除非前一級已經(jīng)停止供應(yīng)高電流。 如果信號強(qiáng)度不足以觸發(fā)I/O箝位，它仍可能會(huì)對所遇到的第一個(gè)晶體管施壓，長時(shí)間操作后可能會(huì)損壞該晶體管。

如果斷開電源并拉低電源輸入呢? 這種情況下，芯片無浮動(dòng)電源，不可能觸發(fā)任何ESD結(jié)構(gòu)，但PMOS漏極電壓可能高于主體電壓，使漏極-主體二極管正偏。 這樣，來自前一級的電流將經(jīng)過PMOS器件流至地，直至器件燒毀、前一級停止提供電流或設(shè)計(jì)人員注意到報(bào)警。

結(jié)論

關(guān)斷模式使得系統(tǒng)級響應(yīng)更快速、更安全，因而是不可缺少的特性，尤其是在考察復(fù)雜系統(tǒng)中的完整信號鏈時(shí)。 如果器件之間的交互很有限，或者系統(tǒng)整體很簡單，足以確保不會(huì)出現(xiàn)復(fù)雜情況，則可以考慮完全切斷電源。