基于雙向可控硅隔離型延時可控電路的實(shí)現(xiàn)方法

3 相關(guān)參數(shù)分析

3. 1 電容降壓

將交流電轉(zhuǎn)換為低壓直流的常規(guī)方法是采用變壓器降壓后再整流濾波。文中，為簡化電路設(shè)計(jì)，提高效率，減小體積，降低成本，該電路采用電容降壓方式。圖1 中電容C4 的作用為降壓，電容的選取由所需要通過電容的電流IC 的大小決定：

經(jīng)測量，該電路電流在70 mA 左右，電容所產(chǎn)生的容抗約為3 180 Ω ,因此電容C4 取1 μF.當(dāng)220 V 的交流電壓加在電容器的兩端，雖然流過電容的電流有70 mA ,但在電容器上并不產(chǎn)生功耗，因?yàn)槿绻娙菔且粋€理想電容，則流過電容的電流為虛部電流，它所作的功為無功功率。同時為保證C4 可靠工作， 其耐壓選擇應(yīng)大于2 倍的電源電壓。

R3 為關(guān)斷電源后電容C4 的電荷泄放電阻， 其選擇必須保證在要求的時間內(nèi)泄放掉C4 上的電荷。

用電容降壓時，必須考慮一個重要問題，就是在合上電源的瞬間，有可能是220 V 交流電的正或負(fù)半周的峰峰值，此時瞬間電流會很大，雖然該電流持續(xù)時間極短，但足以燒毀穩(wěn)壓管。解決這一問題有2 種方法，一是在電路中串聯(lián)電阻，缺點(diǎn)是消耗功率，二是用適當(dāng)電壓的P6 KE 瞬態(tài)抑制二極管，缺點(diǎn)是價格稍貴。

3. 2 延時時間

本文所介紹的電路，采用555 定時器作為延時計(jì)時器，延時時間由電位器R1 和電容C1 決定， 延長的時間TW 為：

4 仿真及實(shí)驗(yàn)

4. 1 仿真波形

Multisim 提供了龐大的元件數(shù)據(jù)庫，并提供原理圖輸入接口、全部的數(shù)模Spice 仿真功能、V HDL/ Verilog 設(shè)計(jì)接口與仿真功能、FPGA/CPLD 綜合、RF 設(shè)計(jì)能力和后處理功能，特別適用于復(fù)雜電路仿真。本電路采用Multisim 建立仿真電路，其電路仿真波形如圖2 所示。

圖2a 縱坐標(biāo)為10 V/ 格，橫坐標(biāo)為100μs/ 格，由上至下兩條波形分別是：555 定時器U3 第2 管腳觸發(fā)波形;555 定時器U3 第3 管腳輸出波形。這里將觸發(fā)器U8 內(nèi)部第一個觸發(fā)器的暫態(tài)時間設(shè)定為50μs.圖2b 縱坐標(biāo)為10 V/ 格，橫坐標(biāo)為100 ms/格，由上至下2 條波形分別是：555 定時器U3 延時時間結(jié)束輸出波形;單穩(wěn)態(tài)觸發(fā)器U8 第11 管腳觸發(fā)波形。這里將U8 內(nèi)部第2 個觸發(fā)器的暫態(tài)時間設(shè)定為100 ms ,以確保光耦合驅(qū)動器U4 、可控硅D1 完全關(guān)斷。

圖2 電路觸發(fā)仿真波形

4. 2 實(shí)驗(yàn)波形

用Tek TDS2014 可存儲示波器測得的輸出波形如圖3 所示，圖3a 第1 條波形為開關(guān)K1 置于觸點(diǎn)2 時單穩(wěn)態(tài)觸發(fā)器U8 第4 管腳觸發(fā)波形，其余波形與仿真波形為一一對應(yīng)關(guān)系(圖3a 橫坐標(biāo)為100μs/ 格，縱坐標(biāo)為10 V/ 格;圖3b 橫坐標(biāo)為100ms/ 格，縱坐標(biāo)為10 V/ 格) .由圖3 實(shí)驗(yàn)輸出結(jié)果看出，電路觸發(fā)和延時與理論分析和仿真結(jié)果一致，該電路工作性能良好穩(wěn)定。

圖3 電路觸發(fā)實(shí)驗(yàn)波形

5 結(jié)束語

介紹了一種應(yīng)用雙向可控硅，單穩(wěn)態(tài)觸發(fā)器和555 定時器的延時電路，通過數(shù)學(xué)分析和實(shí)驗(yàn)結(jié)果得到以下結(jié)論：

a. 能耗低。電路工作時，能耗在2 W 左右。

b. 隔離。延時結(jié)束后，電路、用電器與電源完全隔離。

c. 延長時間調(diào)節(jié)范圍寬。通過調(diào)節(jié)電位器，延長時間從0 到數(shù)小時。

d. 可靠性高。由于使用了雙向可控硅，電路可達(dá)到無觸點(diǎn)、壽命高、電磁干擾小的效果。