一種用于高壓集成電路的基準(zhǔn)電壓源設(shè)計(jì)

作者 / 劉振國 電子科技大學(xué)(四川 成都 610054)

　　劉振國：1992年出生，男，碩士，主要從事功率半導(dǎo)體方面的學(xué)習(xí)與研究。

摘要：本文基于LDO的設(shè)計(jì)思想，設(shè)計(jì)了一款用于高壓集成電路的LDO架構(gòu)式的基準(zhǔn)電路，使其具有寬輸入范圍的特性。同時(shí)，對于該基準(zhǔn)電路，文中提出了兩種補(bǔ)償方式，通過增加前饋通路的補(bǔ)償方式可以使得系統(tǒng)的帶寬大大地拓展，從而減小基準(zhǔn)電路的啟動時(shí)間(小于5μs)。另外，在該基準(zhǔn)電路的基礎(chǔ)上增加了上電復(fù)位電路，從而提高系統(tǒng)可靠性。最后基于CSMC 0.5μm 600V BCD工藝對設(shè)計(jì)進(jìn)行仿真驗(yàn)證。

0 引言

　　在模擬集成電路中，基準(zhǔn)作為一個(gè)最基本的單元，它的性能在很大的程度上影響著整個(gè)系統(tǒng)的性能^[1]。在各種不同的系統(tǒng)中，對基準(zhǔn)單元也有著不一樣的要求。比如，在一些低功耗的系統(tǒng)中，功耗是基準(zhǔn)的關(guān)鍵指標(biāo)。在一些敏感性的系統(tǒng)中，電源抑制比(PSRR)以及抗噪性能則至關(guān)重要。而隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，各種電子產(chǎn)品也不斷朝著小型化、智能化的方向發(fā)展。由此，又對基準(zhǔn)單元提出了新的要求。在一些高壓集成電路(HVIC)中，如智能功率模塊(IPM)、LED驅(qū)動、同步整流等，由于對整個(gè)系統(tǒng)的功能提出了更多的要求，故基準(zhǔn)單元在HVIC中也逐步變成了必不可少的一部分。而在HVIC中，則要求基準(zhǔn)電路需要有較寬的供電范圍以及可靠性。本文正是基于目前在HVIC中對基準(zhǔn)電路提出越來越高的要求的前提下，設(shè)計(jì)了一款用于HVIC的基準(zhǔn)電路。

1 電路原理及構(gòu)架

　　1.1 傳統(tǒng)帶隙基準(zhǔn)電路架構(gòu)及原理

　　傳統(tǒng)的帶隙基準(zhǔn)電路結(jié)構(gòu)如圖1所示^[2]。其中，Q1、Q2以及R3構(gòu)成與絕對溫度成正比(PTAT)電流，該電流流經(jīng)R1時(shí)產(chǎn)生PTAT電壓，輸出電壓為Vbe1與該電壓之和，而Vbe1又與絕對溫度成反比，故輸出電壓近似為與溫度無關(guān)。該電路存在以下幾個(gè)缺點(diǎn)。首先，該電路的輸出電壓為固定值，其值取決于所用工藝中的三極管BE結(jié)的本征電壓，一般約為1.25 V^[3]。其次，該電路的供電范圍不能在較大的范圍內(nèi)變化，因?yàn)閂CC的變化容易導(dǎo)致Q1、Q2的集電極電壓變化，從而導(dǎo)致電路無法正常工作。因此，該電路結(jié)構(gòu)在高壓集成電路中并不適用。

　　1.2 本文提出的基準(zhǔn)電路架構(gòu)及工作原理

　　為了適應(yīng)可變的輸出電壓以及較寬的供電范圍的需求，本文基于低壓差線性穩(wěn)壓器(LDO)的設(shè)計(jì)思想，提出了一種“LDO”架構(gòu)式的基準(zhǔn)電路，如圖2所示。其中，MN1為該LDO的調(diào)整管，電阻分壓網(wǎng)絡(luò)則對應(yīng)于LDO的分壓采樣電阻，基準(zhǔn)產(chǎn)生電路則對應(yīng)于LDO的比較器。在該LDO架構(gòu)中，基準(zhǔn)產(chǎn)生電路采樣輸出點(diǎn)電壓，通過與自身產(chǎn)生的基準(zhǔn)電壓進(jìn)行比較，從而獲得較為精確的輸出電壓。由于該電路采用的是“LDO”架構(gòu)，故而其自身也具有LDO的一些優(yōu)點(diǎn)，如供電范圍可以在較寬的范圍內(nèi)變化。另一方面，由于電阻分壓網(wǎng)絡(luò)的存在，使得該基準(zhǔn)電路的輸出電壓值并不再局限于傳統(tǒng)帶隙基準(zhǔn)電路。

　　在圖2的電路架構(gòu)中，基準(zhǔn)產(chǎn)生電路的性能直接影響著最終輸出基準(zhǔn)電壓的性能，如溫度系數(shù)等。因此基準(zhǔn)產(chǎn)生電路的架構(gòu)選擇也是一個(gè)需要慎重考慮的因素。在本設(shè)計(jì)中，采用了Brokaw架構(gòu)^[4]，如圖3所示。其輸出V_out1為：

　　上式中，第一項(xiàng)為與絕對溫度成正比的電壓，而第二項(xiàng)為與絕對溫度成反比的電壓，通過設(shè)置合適的比例系數(shù)，即可得到幾乎與溫度無關(guān)的基準(zhǔn)電壓。另一方面，通過合適設(shè)計(jì)R4與R5的比例，即可得到非固定值的基準(zhǔn)電壓V_out1。

　　圖4為本文提出的“LDO”架構(gòu)的基準(zhǔn)電路的具體電路結(jié)構(gòu)。其中，MP1、MP2、R1、N1、N2以及R2為該電路的啟動電路部分，目的是保證該系統(tǒng)可以在上電的過程中擺脫簡并狀態(tài)點(diǎn)。另一方面，為了增大該基準(zhǔn)結(jié)構(gòu)的電源抑制比，故而電流鏡結(jié)構(gòu)均采用了cascode結(jié)構(gòu)。如圖中的MP3、MP4、MP5以及MP6構(gòu)成的cascode電流鏡結(jié)構(gòu)。而在基準(zhǔn)產(chǎn)生電路中，MN2、MN3與N4、N5也構(gòu)成了類似于cascode結(jié)構(gòu)，從而提高了電路的PSRR。

　　1.3 系統(tǒng)的可靠性分析

　　在高壓集成電路中，可靠性是一個(gè)重要的指標(biāo)。因此，用于高壓集成電路中的各個(gè)系統(tǒng)模塊，所有的性能都必須建立在高可靠性的基礎(chǔ)之上?？煽啃灾饕瑑蓚€(gè)方面，一方面是要保證系統(tǒng)的穩(wěn)定性;另一方面，則是需要保證系統(tǒng)在上電、電源波動等情況下仍可以可靠地工作。

　　在圖4中的電路中，存在著兩個(gè)以上的極點(diǎn)。第一個(gè)極點(diǎn)位于輸出REF_1的位置，由于該位置電流鏡結(jié)構(gòu)的緣故，故而在cascode電流鏡的另一端存在著一個(gè)“鏡像”極點(diǎn)。第二個(gè)極點(diǎn)則位于“LDO”調(diào)整管MN4的輸入端。由于該系統(tǒng)存在著兩個(gè)以上的極點(diǎn)，故系統(tǒng)是不穩(wěn)定的。該系統(tǒng)有兩種補(bǔ)償方式可以選擇。第一種補(bǔ)償方式的原理是將第二個(gè)極點(diǎn)設(shè)置為系統(tǒng)的主極點(diǎn)，第一個(gè)極點(diǎn)設(shè)置在較高頻率位置處。其具體實(shí)現(xiàn)方式則可以通過在MN4的柵極增加一個(gè)接地的較大電容。這種頻率補(bǔ)償方式優(yōu)點(diǎn)是較為簡單，但同樣存在著明顯的缺點(diǎn)，即這種補(bǔ)償方式會使得系統(tǒng)的帶寬大大的減小到幾百千赫茲。另一種補(bǔ)償原理則是通過前饋通路引入額外的零點(diǎn)，使得該零點(diǎn)去補(bǔ)償?shù)诙€(gè)極點(diǎn)，這種方式雖然較為復(fù)雜，但卻保證了系統(tǒng)的帶寬可以增大到幾兆赫茲。而系統(tǒng)的帶寬則直接關(guān)系到系統(tǒng)的響應(yīng)速度，因此，對于一些電源電壓會波動的應(yīng)用中，有著明顯的優(yōu)勢。故本文采用的是第二種補(bǔ)償方式。

　　系統(tǒng)的可靠性不僅要保證系統(tǒng)的穩(wěn)定性，同時(shí)還有保證系統(tǒng)在上電的過程中，各個(gè)模塊都可以進(jìn)入正確的工作邏輯狀態(tài)。啟動電路僅僅能保證基準(zhǔn)模塊在系統(tǒng)上電的過程中進(jìn)入到正確的工作邏輯，而上電復(fù)位電路，則可以保證系統(tǒng)中其它模塊在系統(tǒng)上電的過程中可以進(jìn)入正確的工作狀態(tài)中^[5]。因此，上電復(fù)位電路是必要的。在本文提出的基準(zhǔn)電路的前提下，為了增加上電復(fù)位電路以保證系統(tǒng)可靠性的同時(shí)不增加電路設(shè)計(jì)的復(fù)雜性，故本文提出了一種基于電流比較的上電復(fù)位電路，其具體實(shí)現(xiàn)電路如圖5所示。其中，R3、MP7、MN1以及N3構(gòu)成上電復(fù)位電路。在系統(tǒng)啟動的過程中，通過將由N1、N2以及N3構(gòu)成的電流鏡與由MP7、MP8以及MP9構(gòu)成的電流鏡的電流進(jìn)行比較，從而為高壓集成電路整個(gè)系統(tǒng)中的其他模塊提供上電復(fù)位信號。

2 仿真結(jié)果及分析

　　本文提出的高壓基準(zhǔn)電路的仿真結(jié)果是基于華潤上華(CSMC)0.5μm 600 V BCD工藝。且電路指標(biāo)設(shè)計(jì)為VCC正常工作于15 V，基準(zhǔn)輸出電壓REF_1為5 V，基準(zhǔn)輸出電壓REF_BG為帶隙基準(zhǔn)電壓，在該工藝下約為1.19 V。

　　2.1 上電啟動過程仿真

　　上電啟動過程仿真結(jié)果如圖6所示。在15μs時(shí)，VCC經(jīng)1ns上電。圖中分別給出了在上電過程中，兩種補(bǔ)償方式的上電復(fù)位信號(POR)以及5 V基準(zhǔn)輸出信號REF_1。從圖中，我們可以發(fā)現(xiàn)，第二種補(bǔ)償方式的啟動時(shí)間相對于第一種補(bǔ)償方式明顯減小。第二種補(bǔ)償方式5 V輸出信號大約在20μs的時(shí)候即保持穩(wěn)定，而第二種補(bǔ)償方式5 V輸出信號大約在30μs時(shí)保持穩(wěn)定。且從POR信號的有效脈寬持續(xù)時(shí)間也可以明顯發(fā)現(xiàn)第二種補(bǔ)償方式啟動速度遠(yuǎn)遠(yuǎn)大于第一種補(bǔ)償方式。同時(shí)，POR信號波形也反映了本文所設(shè)計(jì)的上電復(fù)位電路可以在系統(tǒng)上電的過程中，較為準(zhǔn)確地為系統(tǒng)的其他部分提供上電復(fù)位信號。另一方面，從圖6中我們可以看到，第二種補(bǔ)償方式上電速度雖然更快，但由于系統(tǒng)的阻尼系數(shù)較小，故而在上電的過程中，5 V輸出信號會有一個(gè)“尖峰”，在一些應(yīng)用場合中，該尖峰可能會對系統(tǒng)造成一定的損害。在這種應(yīng)用場合下，則可以選擇第一種補(bǔ)償方式。從圖6中可以明顯看到，第一種補(bǔ)償方式下系統(tǒng)的上電響應(yīng)更為平滑。

　　2.2 系統(tǒng)帶寬仿真

　　為了更好的理解兩種補(bǔ)償方式差異的原因，圖7分別給出了該系統(tǒng)本身以及兩種補(bǔ)償方式下系統(tǒng)的波特圖。

　　從圖7中，我們可以看到，系統(tǒng)在無任何頻率補(bǔ)償方式的情況下，其單位增益帶寬(GBW)大約位于2 MHz的位置，在該位置處其相位裕度為負(fù)值，故而系統(tǒng)是不穩(wěn)定的，這與我們前面的可靠性分析是相符合的。圖7是系統(tǒng)采用第一種補(bǔ)償方式的波特圖，從和的對比中，我們可以看到在中，兩個(gè)極點(diǎn)明顯分離，其GBW大約位于30 kHz的位置，對應(yīng)的相位裕度約為56度。圖7是系統(tǒng)采用第二種補(bǔ)償方式的波特圖。由和的對比中，我們可以看到在第一個(gè)極點(diǎn)之后系統(tǒng)引入了一個(gè)零點(diǎn)，該零點(diǎn)的引入導(dǎo)致系統(tǒng)的GBW后移至將近20 MHz的位置，對應(yīng)的相位裕度約為50度。這里需要另行說明的是兩種補(bǔ)償方式的補(bǔ)償電容值并不相等，其中第二種補(bǔ)償方式的補(bǔ)償電容值相對要小一些。從圖7的分析進(jìn)一步可以得到，第二種補(bǔ)償方式確實(shí)可以很大程度上地提高系統(tǒng)的帶寬，從而使系統(tǒng)獲得相對較快的響應(yīng)速度。

　　2.3 輸入電源電壓范圍仿真

　　圖8給出了系統(tǒng)輸入電源電壓范圍仿真曲線。從圖中我們可以得到：VCC輸入電壓約為8 V時(shí)，系統(tǒng)即可正常工作。且在VCC輸入電壓高達(dá)40 V時(shí)，該基準(zhǔn)電路仍可正常工作。甚至可以做出預(yù)測，在工藝條件允許的條件下，該電路可以工作于更大的電源電壓范圍中。

　　2.4 溫度特性仿真

　　基準(zhǔn)電路最為基本的一個(gè)性能即為溫度特性。本文的基準(zhǔn)電路的溫度特性主要取決于基準(zhǔn)產(chǎn)生電路。因此圖9給出了本文帶隙輸出電壓的溫度特性曲線。可以得到，在-55 ℃-125 ℃的范圍內(nèi)，輸出電壓變化范圍約為2.5mV。

3 結(jié)論

　　文中所提出的“LDO”架構(gòu)式的基準(zhǔn)電路可以工作于較寬的工作范圍內(nèi)，同時(shí)，本文提出了兩種不同的頻率補(bǔ)償方式，根據(jù)補(bǔ)償方式的選擇可以達(dá)到快啟動的目的。另一方面，為了適應(yīng)高壓集成電路中對高可靠性的要求，本文在所設(shè)計(jì)的基準(zhǔn)電路的基礎(chǔ)上增加了上電復(fù)位功能，從而可以進(jìn)一步保證系統(tǒng)中各個(gè)功能模塊能夠進(jìn)入正確的工作邏輯。最后，文中基于CSMC 0.5μm 600 V BCD工藝對所提出的電路結(jié)構(gòu)進(jìn)行仿真驗(yàn)證，結(jié)果表明本文提出的基準(zhǔn)電路適用于高壓集成電路。

　　參考文獻(xiàn)：

　　[1] 曹培棟.微電子技術(shù)基礎(chǔ)-雙極、場效應(yīng)晶體管原理[M] .電子工業(yè)出版社, 2001 .

　　[2] R.J.Widlar,“New developments in IC voltage regulators,”IEEE J.Solid-State Circuits,vol.SC-6,pp.2-7,Feb.1971.

　　[3] B.Razavi.Design of Analog CMOS Integrated Circuits.McCraw-Hill Companies Inc.Boston,MA,2001.

　　[4] A.Paul Brokaw,“A Simple Three-Terminal IC Bandgap Reference，”IEEE Journal of Solid-State Circuits,VOL.SC-9,NO.6,December.1974.

　　[5] Takeo Yasuda,Masaaki Yamamoto,and Takafumi Nishi,A Power-On Reset Pulse Generator For Low Voltage Applications", Circuits and Systems, 2001,ISCAS 2001,vol.41 May 2001.

　　本文來源于《電子產(chǎn)品世界》2018年第10期第39頁，歡迎您寫論文時(shí)引用，并注明出處。