與MCU共存可穿戴市場,FPGA在市場上扮演了關鍵地位

基于早期的市場決策，需要大量的精力去開發(fā)ASIC或基于ASSP的解決方案，而在順應市場提升競爭力和消費者影響力時，需要付出高昂的成本和時間代 價。其次，在處理不同的I/O、存儲器類型、顯示屏和傳感器接口時，往往處理器本身就具有許多限制。因此，如果某個設計需要添加一個不同類型的傳感器，制造商要么選擇更換處理器，要么重新開發(fā)ASIC來實現某種橋接解決方案。

“上述問題主要集中于開發(fā)速度以及靈活性，因此現在 制造商們越來越多地選擇在移動設計中采用FPGA作為輔助芯片。”Delostrinos表示，“過去的FPGA在移動消費類應用看來往往尺寸太大、成本 高昂、功耗過高。不過，低密度器件的出現徹底顛覆了先前的認識——尺寸小至1.4×1.48mm、功耗低至21μW、成本只需50美分。舉個例子，Chipworks在拆解三星的Galaxy S5時發(fā)現了萊迪思的FPGA。”

在這種背景下，FPGA成為了MIPI顯示屏應用的首選。消費電子市場的絕大多數圖像傳感器都使用MIPI CSI2接口。通常情況下，智能手機中使用的ASSP并不具備CSI2接口，特別是可穿戴電子設備中的ASSP也是如此。FPGA可用來實現橋接功能，將 CSI2接口橋接至并行CMOS接口，使得制造商可以方便地改換顯示屏類型，擁有更多的供應商選擇。

使用尺寸極小、密度很低 的FPGA究竟可以獲得怎樣的結果，這似乎讓人感到疑惑。事實上，諸如萊迪思最新發(fā)布的iCE40 Ultra FPGA器件可以成功實現許多功能，如IR Tx/Rx控制、條碼仿真、計步器、活動監(jiān)測、傳感器預處理和LED控制等等。iCE40 Ultra系列中的器件集成大電流LED驅動器、乘法器和累加器來優(yōu)化客制化功能的實現、諸如SPI和I2C的標準串行接口以及大量IP硬核。與ASSP 相似的集成降低了系統功耗并加速設計實現，因此設計人員可以花更多的時間在客制化功能的開發(fā)上。

可穿戴顯示屏的橋接采用一條標準并行總線至單個器件至MIPI DSI總線，通過使得應用處理器更長時間地處于休眠模式來改善可穿戴顯示應用的電池壽命。在智能手表的設計中，FPGA提供自動對時和IO橋接功能，由于一些MCU不支持2.5V IO，而這是與GPS模塊連接所必需的，通過FPGA實現接口橋接后，手表可在佩戴者進入一個新的時區(qū)后自動進行對時。

FPGA提供的靈活性大大拓展了人們的想象空間。智能眼鏡可識別包含在簡單代碼中的品牌信息。同時，用戶操作、環(huán)境感知或傳感器反饋驅動的智能化可視效果，都可以使用LED方便地實現。

FPGA與MCU共存可穿戴市場

在萊迪思半導體消費市場營銷總監(jiān)SubraChandramouli看來，新一代FPGA擁有低功耗和小尺寸的架構，能夠為智能手機、平板電腦、電子閱讀器和可穿戴設備等產品的開發(fā)提供所需的靈活性。FPGA在設備中的應用完全不受約束，同時FPGA也不斷增加如存儲器、I/O、顯示屏、傳感器接口和SERDES，結合了靈活的可編程性以及常用的功能。

Chandramouli 坦言，可穿戴市場是萊迪思重點關注的一個領域。但他同時也指出：“盡管可穿戴市場在不斷擴大，但它仍然處于起步階段。我們可以看到眾多OEM廠商正試著將不同的產品推向市場，不斷探索‘殺手級’功能。一些可穿戴設備仍處于醞釀之中——能夠進行移動通訊的獨立手表、可與智能手機配合使用的智能手表、醫(yī)療監(jiān)控 設備以及平視顯示器等。”

他強調說，在所有類型的可穿戴設備中，小尺寸和低功耗都是關鍵因素。據悉，萊迪思已經推出了多款成功的設計，其中幾款現已批量出貨。“多款產品可以滿足這個市場需求，例如尤其是iCE40產品系列和MachXO2/MachXO3L產品，提供高度集成 的小尺寸封裝，可小至1.4 mm×1.48mm，這些設計已經用于一些大型OEM廠商推出的部分產品中。”他說，“根據保密協議，很遺憾我們無法透露這些產品的名字或是我們專為這些產品實現的功能。”

針對當前市場普遍選用低功耗MCU方案的現狀，Chandramouli認為兩種方案將會并存：“我們相信MCU和低 功耗、小尺寸FPGA兩者都會在可穿戴市場存在，因為FPGA和MCU提供的功能可用于不同的應用。舉個例子，FPGA是實現時序關鍵控制和協議橋接功能的更好選擇。盡管兩者是不同形式的可編程邏輯器件，但FPGA更加節(jié)能，對于可穿戴設備來說這是一個關鍵優(yōu)勢。”