<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 設計應用 > GPS/北斗中頻信號采集系統(tǒng)設計及其捕獲算法研究

          GPS/北斗中頻信號采集系統(tǒng)設計及其捕獲算法研究

          作者:韓曉冰 高夢 汪金萍 時間:2018-11-29 來源:電子產品世界 收藏
          編者按:本文使用MAX2769芯片設計射頻前端,將衛(wèi)星射頻信號下變頻到數(shù)字中頻;以FPGA+USB3.0的高速數(shù)據(jù)采集平臺為核心,采用FPGA芯片作為主處理器,控制射頻與USB接口芯片,完成數(shù)據(jù)傳輸和存儲,實現(xiàn)多種衛(wèi)星中頻數(shù)據(jù)采集系統(tǒng)的設計。利用已采集好的衛(wèi)星信號中頻數(shù)據(jù),在MATLAB平臺進行編程仿真,研究了基于FFT的信號捕獲算法,能夠同時處理GPS和北斗兩種系統(tǒng)的中頻數(shù)據(jù)并實現(xiàn)信號捕獲。通過編寫FPGA傳輸數(shù)據(jù)的Verilog程序、USB設備的固件程序、上位機程序,給出了系統(tǒng)硬件結構以及軟件算法流程,實現(xiàn)中

          作者 韓曉冰 高夢1,2 汪金萍1,2 1.西安科技大學 通信與信息工程學院(陜西 西安 710054) 2.西安北斗安全技術有限公司(陜西 西安 710100)

          本文引用地址:http://www.ex-cimer.com/article/201811/395042.htm

            韓曉冰(1968—),男,陜西西安人,教授,從事無線通信與無線檢測的研究;高夢(1993-)女,陜西西安,學生,碩士,電子與通信工程;汪金萍(1991-)女,甘肅白銀,學生,碩士,通信與信息系統(tǒng)。

          摘要:本文使用MAX2769芯片設計射頻前端,將衛(wèi)星射頻信號下變頻到數(shù)字中頻;以+3.0的高速數(shù)據(jù)采集平臺為核心,采用芯片作為主處理器,控制射頻與接口芯片,完成數(shù)據(jù)傳輸和存儲,實現(xiàn)多種衛(wèi)星系統(tǒng)的設計。利用已采集好的衛(wèi)星信號中頻數(shù)據(jù),在MATLAB平臺進行編程仿真,研究了基于FFT的信號算法,能夠同時處理GPS和北斗兩種系統(tǒng)的中頻數(shù)據(jù)并實現(xiàn)信號。通過編寫傳輸數(shù)據(jù)的Verilog程序、設備的固件程序、上位機程序,給出了系統(tǒng)硬件結構以及軟件算法流程,實現(xiàn)中頻數(shù)據(jù)的接收、傳輸和保存,仿真驗證了信號過程,給出捕獲結果。實驗結果表明,該GPSBD雙模系統(tǒng)能夠滿足后續(xù)定位處理要求,可以被應用于一切基于位置服務(LBS)的應用場景中。

          0 引言

            隨著全球衛(wèi)星導航系統(tǒng)GNSS的建成和完善,在不久的將來用戶將收到越來越多的衛(wèi)星導航信號,多模接收機是一個必然的趨勢[1],GPS是美國研發(fā)的全球定位導航系統(tǒng),發(fā)展最為成熟并在全球范圍內得到廣泛使用,隨著對GPS軟件接收機進行深入的研究,為我國自主創(chuàng)新的COMPASS北斗導航系統(tǒng)研究也積累豐富的經驗和技術。

            軟件接收機的設計主要包括射頻前端,中頻信號處理和導航定位信號解算三大部分。射頻前端是所有后續(xù)信號處理的基礎,負責信號下變頻和AD轉換,輸出的數(shù)字信號用于后續(xù)中頻信號處理[2];中頻信號處理包括中頻信號的采集,捕獲和跟蹤等,中頻信號采集系統(tǒng)可以完整地保存GPSBD兩種衛(wèi)星的中頻信號數(shù)據(jù),為下面的基帶信號處理算法提供基礎。導航解算部分主要負責信號的跟蹤和鎖定的軟件部分、數(shù)據(jù)的解調、偽距的提取以及導航數(shù)據(jù)的解算,它的處理基礎是中頻信號處理,原始數(shù)據(jù)來自于采集系統(tǒng)。

            本文首先研究設計出雙模單通道的GPSBD系統(tǒng),基于USB3.0與FPGA相結合的技術,完成對衛(wèi)星信號的采集和傳輸,接著對中頻頻域并行碼捕獲算法進行了研究,確立了基于快速傅里葉變換FFT(Fast Fourier Transform)并行捕獲算法的方案,通過MATLAB仿真驗證了該方案的可行性。

          1 系統(tǒng)硬件設計

            衛(wèi)星中頻數(shù)據(jù)是進行軟件接收機研究的前提。為了實現(xiàn)設計要求,不僅要考慮器件的實時性和高效性,還要顧及系統(tǒng)的可擴展性[3]。射頻前端模塊將衛(wèi)星信號中頻化,采用目前高速數(shù)字信號處理廣泛應用的現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)作為系統(tǒng)控制中心,對數(shù)字中頻信號進行處理,實現(xiàn)數(shù)據(jù)格式轉化、數(shù)據(jù)緩存和USB狀態(tài)控制,對USB進行端點配置、編寫固件程序和PC軟件設計,再通過USB接口實現(xiàn)數(shù)據(jù)的快速傳輸和PC存儲,搭建硬件平臺,實現(xiàn)對GPS L1和BD B1信號的數(shù)據(jù)采集。系統(tǒng)原理框圖如圖1所示。

            其中,天線負責GPSBD衛(wèi)星信號的接收,射頻前端將接收到的衛(wèi)星信號放大,濾波,下變頻和模數(shù)轉換為中頻信號后輸出;FPGA芯片實現(xiàn)射頻前端MAX2769的控制與中頻信號的接收和處理,轉換數(shù)據(jù)格式送入USB芯片端點FIFO緩沖,構成主從FIFO結構與CYUSB3014之間實現(xiàn)高速數(shù)據(jù)傳輸[4],再通過USB3.0接口傳輸數(shù)據(jù)并在PC端完成采集和存儲。

            本文設計搭建的GPSBD中頻信號采集系統(tǒng),硬件部分主要包括:射頻前端和中頻信號采集單元,其中中頻信號采集單元包括FPGA控制和USB高速數(shù)據(jù)傳輸電路的設計[5]

            1.1 射頻前端

            射頻前端的主要功能是將天線接收到的射頻信號進行下變頻,對這些微弱信號進行放大,將輸出的信號轉換為數(shù)字形式,并能夠在可編程數(shù)字信號處理器中處理,例如DSP、FPGA 和PC等。

            本文射頻前端設計方案采用MAX2769芯片完成,由于其內部集成了完整的接收機鏈路,只需配合少量的外圍元器件就可以實現(xiàn)GPS、北斗、伽利略等多種衛(wèi)星信號的接收和處理[6],構建一個完整的低成本接收機方案。芯片內部集成了雙通道低噪聲放大器(LNA)、溫補晶體振蕩器(TCXO) 、混頻器(MIXER)、基帶可編程增益放大器(PGA)、抑制鏡像濾波器(IRF)、Σ-Δ小數(shù)N分頻頻率合成器 (VCO),總噪聲系數(shù)低達1.4dB。集成的ADC 既可以為I、Q通道各輸出1或2bit數(shù)字中頻信號,也可以I支路輸出三個量化位[7]。

            1.2 信號采集單元

            FPGA采用Altera公司生產的Cyclone IV系列EP4CE115F芯片,該芯片數(shù)據(jù)傳輸速率高達3.125Gbps,片內集成114480個邏輯單元(LE),234K位RAM,多達360個嵌入式18×18乘法器,用戶IO口多達532個,資源相當豐富。采集系統(tǒng)中硬件連接設計如圖2所示[8]。

            圖2所示編程控制MAX2769芯片工作在SPI模式下,通過3線接口SDATA(串行數(shù)據(jù)),SCLK(串行時鐘)和CS(片選)完成其內部10個寄存器的配置,射頻前端對高頻信號(L1B1)進行處理并降至中頻(IF),經過單通道系統(tǒng)采集獲得實時2bit數(shù)字中頻數(shù)據(jù)(符號SIGN和MAG)后,送至基帶信號處理器(Digital Baseband Processor)。

            USB芯片采用Cypress公司EZ-USB FX3系列中CYUSB3014來實現(xiàn)[8]。該芯片集成了USB3.0和USB2.0物理層(PHY)以及32位ARM926EJ-S微處理器,具有強大的數(shù)據(jù)處理能力,并可用于構建定制應用,同時還配有512 kb的內置SRAM以及更多的接口,具有強大的數(shù)據(jù)處理能力。系統(tǒng)利用通用可編程接口GPIF II的Slave FIFO方式實現(xiàn)數(shù)據(jù)的上傳需求,由外部控制器控制USB芯片在從屬FIFO模式下工作。

            圖2中FX3芯片與FPGA連接部分[9],F(xiàn)PGA對接收到的數(shù)據(jù)進行處理,控制USB芯片工作狀態(tài),將數(shù)據(jù)傳送到USB端口FIFO。CLK為16.369 MHz接口時鐘,由芯片內部產生;FLAGA和FLAGB為CYUSB3014返回給FPGA的狀態(tài)信號,F(xiàn)IFO 標志位管腳,反映USB端口FIFO當前的狀態(tài),F(xiàn)PGA根據(jù)返回的狀態(tài)信號決定是否對CYUSB3014芯片進行數(shù)據(jù)的讀寫。

          2 軟件設計與驗證

            衛(wèi)星中頻數(shù)據(jù)采集系統(tǒng)先利用射頻芯片、FPGA芯片等硬件進行前期的數(shù)據(jù)傳輸?shù)忍幚恚偻ㄟ^USB接口送入PC機進行后期軟件處理。軟件設計包括三大部分:FPGA編寫對射頻前端控制,中頻數(shù)據(jù)接收傳輸、USB芯片工作的Verilog程序和CYUSB3014固件程序、PC端采集存儲程序設計[9]。

            2.1 程序設計

            FPGA程序主要完成射頻前端控制、USB芯片的接口控制以及生成緩存FIFO,實現(xiàn)數(shù)據(jù)傳輸和控制。將中頻信號先緩存在USB接口芯片的緩存區(qū)內,同時按照FX3的數(shù)據(jù)接收時鐘發(fā)送給FX3,F(xiàn)X3通過特定的固件程序自動完成數(shù)據(jù)向上位機的發(fā)送,通過上位機軟件對接收來的數(shù)據(jù)進行存儲。

            FPGA程序開發(fā)環(huán)境為QUARTUS II,編寫Verilog HDL代碼,經過SPI串行協(xié)議配置設置參數(shù)分別接收GPS和北斗衛(wèi)星信號,實現(xiàn)多種衛(wèi)星信號的中頻數(shù)據(jù)接收。首先通過時序傳輸對射頻前端進行配置,將串行輸入端口設置為從ADC輸出2位CMOS值,每個寄存器有28個比特位,4個地址位。配置時,數(shù)據(jù)在先地址在后,串行數(shù)據(jù)MSB在先,LSB在后。

            MAX2769的串行配置時序如圖3所示。

            經過配置后射頻前端輸出的衛(wèi)星中頻信號,F(xiàn)PGA將2位串行數(shù)據(jù)經緩存轉換成16位并行數(shù)據(jù)傳輸?shù)経SB并行數(shù)據(jù)總線,同時采用Slave FIFO從機方式對USB芯片進行讀寫操作的控制,將傳送至端點FIFO中的并行數(shù)據(jù)處理后供上位機完成存儲和處理。

            固件程序主要完成對CYUSB3014芯片的初始化,配置GPIF II接口為32位同步Slave FIFO工作模式,外部處理器可像對普通FIFO一樣對FX3 FIFO進行讀寫;將經過采樣和FPGA處理后的數(shù)據(jù)存入CYUSB3014的FIFO緩沖區(qū),并發(fā)給主機,接收和執(zhí)行PC機的指令,通過UART與FPGA進行通信[10]。

            上位機程序完成數(shù)據(jù)的傳輸以及校驗,確保數(shù)據(jù)傳輸過程正確無誤,同時還要實現(xiàn)傳輸?shù)募磿r性、靈活性以及簡單明了的界面信息顯示。上位機軟件讀取USB端點FIFO的數(shù)據(jù),保存到硬盤文件,為接下來的數(shù)據(jù)測試以及基帶處理算法研究提供數(shù)據(jù)。

            2.2 系統(tǒng)驗證

            默認采集的GPS L1信號經射頻前端下變頻為3.996 MHz的模擬中頻信號,BD B1中頻中心頻點為3.996875 MHz,通過AD采樣為2bit數(shù)字中頻信號,采樣時鐘為16.369 MHz。MAX2769芯片變頻頻率范圍為1550~1610 MHz,為驗證射頻前端模塊能否正確采集衛(wèi)星信號,并進行處理,下圖4所示為射頻開發(fā)板連接實物圖, 示波器所示對MAX2769配置后輸出時鐘信號頻譜如圖5所示。

            射頻模塊屏蔽罩可以有效減少外界環(huán)境對射頻信號的干擾,保證接收機能穩(wěn)定的工作。衛(wèi)星中頻數(shù)據(jù)送至信號處理部分,采用的HG-USB30-A開發(fā)板,帶有USB3.0接口,適用于FPGA數(shù)據(jù)的采集,控制和開發(fā)。

            為驗證設計的GPSBD雙模單通道中頻信號采集系統(tǒng)是否正確工作,搭建實驗環(huán)境,在室外使用該采集系統(tǒng)進行衛(wèi)星信號采集,通過上位機軟件,將接收到的衛(wèi)星中頻數(shù)據(jù)保存到硬盤,用16進制文本器查看數(shù)據(jù)。

            中頻信號采集系統(tǒng)硬件平臺如下圖6所示,圖7所示為上位機軟件采集到的GPS文本數(shù)據(jù)。

          3 捕獲算法研究

            信號捕獲是GPS接收機內信號處理的第一步,是信號跟蹤定位、解調導航等后續(xù)處理過程的前提,由于衛(wèi)星的移動和信號的傳播,可見衛(wèi)星及其信號的載波頻率,碼相位等關鍵參數(shù)是不斷變化的,因此接收機需要通過捕獲來確定這些參數(shù),對其后跟蹤環(huán)路進行初始化。而如何實現(xiàn)高動態(tài)下的快速捕獲是難點[11],傳統(tǒng)時域串行滑動相關算法,由于其捕獲時間長,資源和功率消耗大的缺點,本文研究基于FFT的頻域并行碼相位捕獲算法并對其進行改進。

            3.1 算法分析

            FFT算法的核心是解擴輸入信號,把本地偽碼的時域循環(huán)運算與中頻信號轉換到頻域中的乘法運算,其本質即輸入的中頻信號與碼相位的二維搜索完成同步對齊的過程,長度為N的有限長序列x(n) 的DFT(離散傅立葉變換)為:

            GPS公式1.jpg

            GPS公式2.jpg

            根據(jù)式(4)可以較快地搜索到BD/GPS輸入信號和本地信號之間的相關性,進而找到C/A碼的起始位置和多普勒頻率初始值。

            FFT改進算法的系統(tǒng)框圖如圖8所示。

            本文FFT算法基于快速傅里葉變換和信號卷積的關系,具體的捕獲過程為:

            1)用采集的中頻信號數(shù)據(jù)與本地產生的載波的同向和正交兩路信號相乘,再通過低通濾波器得到基帶復信號;

            2)對復信號做FFT;

            3)對本地偽碼發(fā)生器的輸出偽碼信號做FFT處理并對它取共軛;

            4)對2)、3)步驟的結果進行復數(shù)相乘并做快速傅里葉反變換IFFT(Inverse Fast Fourier Transform);

            5)對第4)步的結果取模與門限比較并判定捕獲結果,大于門限即可認為捕獲成功。

            通過不斷調整本地載波頻率和偽碼相位,直至載波頻率差和偽碼相位差為零的過程,達到理想的狀態(tài),實際上只要大于設定門限,在信號存在且強度足夠的情況下就會實現(xiàn)強自相關峰的結果完成信號的捕獲。

            3.2 算法實現(xiàn)

            用MATLAB編寫基于FFT的GPSBD衛(wèi)星信號捕獲程序,該實驗中采用中頻信號系統(tǒng)采集到的數(shù)字中頻信號,中頻數(shù)據(jù)頻率為fc=3996875 Hz,采樣頻率為fs=16367667 Hz,多普勒范圍±6500 Hz,多普勒掃描步長500 Hz。CA碼的碼元速率為1.023 MHz,整個碼周期包括1023個碼元,根據(jù)一個CA碼周期為1 ms,有5714個離散的采樣數(shù)據(jù)[12],完成捕獲處理必須至少用1 ms的數(shù)據(jù)。

            圖9所示為捕獲得到的各通道衛(wèi)星信息結果顯示圖,GPS的28、20號衛(wèi)星和BD的3、14號捕獲三維圖如圖7所示。尖峰為信號捕獲到的相關峰值,當捕獲結果中未出現(xiàn)峰值,表明中頻信號中不包括該號衛(wèi)星的信號,如果出現(xiàn)了最大相關峰值,說明采集到的中頻信號中包含該號衛(wèi)星的信號。從圖7中可看出此種算法得到了很好的相關峰.

            從仿真結果中可以看出,基于FFT的頻域并行碼相位捕獲算法可以有效地捕獲到GPSBD信號,得到可測衛(wèi)星的編號,以及該衛(wèi)星碼相位以及多普勒頻移,是一種快速高效,性能可靠且利于軟件實現(xiàn)的搜索方法。

          4 結論

            本文設計了GPSBD中頻信號采集系統(tǒng),包括硬件的具體實現(xiàn)過程和軟件設計的實現(xiàn)。使用該采集系統(tǒng)可以實現(xiàn)雙模單通道衛(wèi)星信號的接收,傳輸和保存等功能,為后續(xù)捕獲和跟蹤算法的研究提供了可靠的原始數(shù)據(jù)。捕獲算法研究用采集到的數(shù)字中頻信號進行仿真驗證,實現(xiàn)了接收機的基本定位功能,對軟件接收機的研討有一定工程應用價值和實際意義。

            參考文獻:

            [1]嚴偉.GPS中頻信號采集與捕獲技術研究[J].東南大學學報, 2009,(6):76 ~78.

            [2]王曉東.基于FPGA的GPS接收機16通道快速捕獲相關器設計[D].南京理工大學碩士學位論文,2010

            [3]遙遠,李辰.FPGA應用開發(fā)入門與典型實例[M].北京:人民郵電出版社,2010.

            [4]胡輝.基于USB2.0的GPS中頻數(shù)據(jù)采集器研制[J].河南師范大學學報(自然科學版),2012,(5):56 ~57.

            [5]趙琳,王野,丁繼成.基于FPGA和USB的GNSS中頻信號采集器設計[J],遙測遙控,2014

            [6]李豹,曹可勁,馬建國.GPS軟件接收機跟蹤環(huán)路設計[J].電子設計工程,2010(2):4-6

            [7]趙麗,陳小惠,潘樹國.GPS頻域并行碼捕獲改進算法[J].北京:電子測量與儀器學報,2011,25(11):985-991

            [8]趙琳,高帥,郭麗姝.GNSS射頻前端的多頻信號兼容采樣[J].中國慣性技術學報,2010(3):316-320

            [9]曹沖.高靈敏度 GNSS 接收機為何特別受到關注[J].衛(wèi)星與網絡.2006.(12): 38-40

            [10]馬煦陶,春燕,蔣謝彬.“北斗一號”導航定位系統(tǒng)應用現(xiàn)狀及發(fā)展趨勢展望[C].中國全球定位系統(tǒng)技術應用協(xié)會第八次年會論文集.北京:中國全球定位系統(tǒng)技術應用協(xié)會,2005,358-360

            [11]楊翠翠,朱向東,李帆.基于 USB3.0協(xié)議的PC與FPGA通信系統(tǒng)的設計[J].電子科技,2014

            [12]謝鋼.GPS原理與接收機設計[M].北京:電子工業(yè)出版社,2009:236-237.

            [13]A.Polydoros and C.L.Weber,A unified approach to serial search spread-spectrum code acquisition[J],IEEE Trans.Commun-Part I:General theory,2000,32:pp42-49

            [14]DAVID WEBER,ROGER BREMER.Universal GPS receiver lets you use a laptop PC for Soft baseband processing[J].Maxim’s Engineering Journal,2008,63: 1-8

            [15]Jin Tian,Qin HongLei,Zhu JunJie,Liu Yang.Real-time GPS Software Receiver Correlator Design[C].Proceedings of the Second International Conference on Communications and Networking in China,Beijing,2007, 8:549-553

            本文來源于《電子產品世界》2018年第12期第66頁,歡迎您寫論文時引用,并注明出處。



          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();