Achronix推出的領(lǐng)先業(yè)界的全新一代FPGA芯片產(chǎn)品及解決方案

近年來(lái)，大數(shù)據(jù)、云計(jì)算、物聯(lián)網(wǎng)等技術(shù)發(fā)展迅速，而5G、人工智能等新興技術(shù)也將迎來(lái)新的發(fā)展，這些變化也給FPGA帶來(lái)了絕佳的發(fā)展機(jī)遇。2018年11月27日，由業(yè)內(nèi)公認(rèn)的領(lǐng)先的半導(dǎo)體企業(yè)Achronix Semiconductor主辦的Achronix Speedcore7t新產(chǎn)品發(fā)布會(huì)在北京成功舉辦，此次發(fā)布會(huì)主要介紹了公司新推出的領(lǐng)先業(yè)界的全新一代FPGA芯片產(chǎn)品及解決方案，以及該公司最新的中國(guó)市場(chǎng)進(jìn)展和策略，并且接受了媒體采訪(fǎng)。本次發(fā)布會(huì)的主講人是Achronix Semiconductor公司市場(chǎng)營(yíng)銷(xiāo)副總裁Steve Mensor先生。

Achronix Semiconductor公司市場(chǎng)營(yíng)銷(xiāo)副總裁  Steve Mensor

Steve先生首先介紹了一下Achronix公司的基本情況、發(fā)展歷程和市場(chǎng)地位。Achronix Semiconductor公司成立于2004年，是一家私有的、采用無(wú)晶圓廠(chǎng)模式的半導(dǎo)體公司，總部位于美國(guó)加利福尼亞州圣克拉拉市，提供了高性能的現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（FPGA）解決方案。Achronix的發(fā)展歷程，就是作為核心力量之一不斷地推動(dòng)高性能FPGA市場(chǎng)向前發(fā)展的過(guò)程。Achronix長(zhǎng)期以來(lái)在可編程邏輯領(lǐng)域總是不斷創(chuàng)新，為業(yè)界樹(shù)立了領(lǐng)先性能、功耗和成本的標(biāo)準(zhǔn)。其Speedcore嵌入式FPGA IP成為業(yè)界唯一經(jīng)過(guò)流片驗(yàn)證過(guò)的嵌入式FPGA技術(shù)。

Steve先生介紹Achronix公司

Steve先生認(rèn)為，由于摩爾定律的放緩以及一些其他因素的影響，當(dāng)前階段處理器性能的提升已經(jīng)愈發(fā)困難。為了滿(mǎn)足各行各業(yè)不斷增加的計(jì)算需求，就需要針對(duì)特定應(yīng)用和數(shù)據(jù)集的架構(gòu)。人工智能擁有強(qiáng)大的數(shù)據(jù)運(yùn)算能力、傳輸存儲(chǔ)能力，但同時(shí)對(duì)成本和功耗能效等提出新要求，如何處理這些問(wèn)題需要從工藝來(lái)著手，核心架構(gòu)的研發(fā)創(chuàng)新以及多種工具的支持，先進(jìn)制程工藝都可以讓芯片性能得到提高，并且功耗也會(huì)更低，也就是將其專(zhuān)業(yè)化。就目前的市場(chǎng)來(lái)說(shuō)，大部分的FPGA芯片都是基于20nm和28nm的工藝，但是現(xiàn)在人工智能發(fā)展迅速，包括2019年的5G技術(shù)，對(duì)芯片的要求有了很大的提高，16nm甚至7nm的工藝才能滿(mǎn)足其需求。在這種情況下，工藝技術(shù)領(lǐng)先的FPGA公司就取得了先機(jī)，Achronix公司憑借其FPGA的硬件加速器器件和高性能嵌入式FPGA半導(dǎo)體知識(shí)產(chǎn)權(quán)(eFPGA IP)一直以來(lái)都走在FPGA工藝技術(shù)的前列，面對(duì)即將到來(lái)的新興技術(shù)對(duì)于FPGA技術(shù)的需求，他們也是成竹在胸。

《電子產(chǎn)品世界》記者在采訪(fǎng)Steve先生時(shí)獲悉，Achronix公司即將推出的用于人工智能/機(jī)器學(xué)習(xí)（AI / ML）和網(wǎng)絡(luò)硬件加速應(yīng)用的第四代Speedcore eFPGA IP，這款新一代的 Speedcore 7t在TSMC 7nm上構(gòu)建，可以提供最佳的性能和面積以及更低的功耗，更有助于提升計(jì)算、數(shù)據(jù)傳輸和存儲(chǔ)帶寬的性能。與前一代Speedcore eFPGA產(chǎn)品相比，Speedcore Gen4的性能提高了60％、功耗降低了50％、芯片面積縮小了65％。同時(shí)，新的機(jī)器學(xué)習(xí)處理器（MLP）單元模塊可為人工智能/機(jī)器學(xué)習(xí)（AI/ML）應(yīng)用提供高出300％的性能。

Steve先生表示，在這個(gè)新的Speedcore Gen4架構(gòu)中，Achronix將機(jī)器學(xué)習(xí)處理器（MLP）添加到Speedcore可提供的資源邏輯庫(kù)單元模塊中。MLP模塊是一種高度靈活的計(jì)算引擎，它與存儲(chǔ)器緊密耦合，從而為人工智能和機(jī)器學(xué)習(xí)應(yīng)用提供了性能/功耗比最高和成本最低的解決方案。Achronix正在使用經(jīng)過(guò)驗(yàn)證的同樣的方法體系來(lái)為客戶(hù)提供最新的Speedcore Gen4 eFPGA技術(shù)，來(lái)滿(mǎn)足他們將eFPGA IP的所有優(yōu)勢(shì)和靈活性與增強(qiáng)的人工智能/機(jī)器學(xué)習(xí)功能相結(jié)合的愿望，而這種最前沿的人工智能/機(jī)器學(xué)習(xí)功能得益于Achronix最新機(jī)器學(xué)習(xí)處理器單元模塊和臺(tái)積電（TSMC）最先進(jìn)的7nm工藝技術(shù)。

接下來(lái)Steve先生向媒體記者們?cè)敿?xì)介紹了這款Speedcore Gen4新架構(gòu)的具體優(yōu)勢(shì)及其實(shí)現(xiàn)過(guò)程。

架構(gòu)性創(chuàng)新提高系統(tǒng)性能

與上一代Speedcore產(chǎn)品相比，新的Speedcore Gen4架構(gòu)實(shí)現(xiàn)了多項(xiàng)創(chuàng)新，從而可將系統(tǒng)整體性能提高60％。其中查找表的所有方面都得到了增強(qiáng)，以支持使用最少的資源來(lái)實(shí)現(xiàn)各種功能，從而可縮減面積和功耗并提高性能。其中的更改包括將ALU的大小加倍、將每個(gè)LUT的寄存器數(shù)量加倍、支持7位函數(shù)和一些8位函數(shù)、以及為移位寄存器提供的專(zhuān)用高速連接。

Steve先生強(qiáng)調(diào)說(shuō)，Speedcore Gen4其中的路由架構(gòu)也借由一種獨(dú)立的專(zhuān)用總線(xiàn)路由結(jié)構(gòu)得到了增強(qiáng)，由于該路由結(jié)構(gòu)中還有專(zhuān)用的總線(xiàn)多路復(fù)用器，可有效地創(chuàng)建分布式的、運(yùn)行時(shí)可配置的交換網(wǎng)絡(luò)。這樣就可以為高帶寬和低延遲應(yīng)用提供最佳的解決方案，并在業(yè)界首次實(shí)現(xiàn)了將網(wǎng)絡(luò)優(yōu)化應(yīng)用于FPGA互連。

最新一代高速布線(xiàn)架構(gòu)

解決帶寬爆炸問(wèn)題

Steve先生還表示，固定和無(wú)線(xiàn)網(wǎng)絡(luò)帶寬的急劇增加，加上處理能力向邊緣等進(jìn)行重新分配，以及數(shù)十億物聯(lián)網(wǎng)設(shè)備的出現(xiàn)，將給傳統(tǒng)網(wǎng)絡(luò)和計(jì)算基礎(chǔ)設(shè)施帶來(lái)壓力。這種新的處理范式意味著每秒將有數(shù)十億到數(shù)萬(wàn)億次的運(yùn)算。傳統(tǒng)云和企業(yè)數(shù)據(jù)中心計(jì)算資源和通信基礎(chǔ)設(shè)施無(wú)法跟上數(shù)據(jù)速率的指數(shù)級(jí)增長(zhǎng)、快速變化的安全協(xié)議、以及許多新的網(wǎng)絡(luò)和連接要求。傳統(tǒng)的多核CPU和SoC無(wú)法在沒(méi)有輔助的情況下獨(dú)立滿(mǎn)足這些要求，因而它們需要硬件加速器，通常是可重新編程的硬件加速器，用來(lái)預(yù)處理和卸載計(jì)算，以便提高系統(tǒng)的整體計(jì)算性能。經(jīng)過(guò)優(yōu)化后的Speedcore Gen4 eFPGA已經(jīng)可以滿(mǎn)足這些應(yīng)用需求。

Speedcore Gen4是最佳的人工智能/機(jī)器學(xué)習(xí)加速器

由于應(yīng)用了新的網(wǎng)絡(luò)架構(gòu)技術(shù)，人工智能/機(jī)器學(xué)習(xí)還對(duì)高密度和針對(duì)性計(jì)算產(chǎn)生了顯著增加的需求。與以前的Achronix FPGA產(chǎn)品相比，新的Achronix機(jī)器學(xué)習(xí)處理器（MLP）利用了人工智能/機(jī)器學(xué)習(xí)處理的特定屬性，并將這些應(yīng)用的性能提高了300％。這是通過(guò)多種架構(gòu)性創(chuàng)新來(lái)實(shí)現(xiàn)的，這些創(chuàng)新可以同時(shí)提高每個(gè)時(shí)鐘周期的性能和操作次數(shù)。

通過(guò)投影，Steve先生向到場(chǎng)媒體記者們展示了新的Achronix機(jī)器學(xué)習(xí)處理器（MLP）是一個(gè)完整的人工智能/機(jī)器學(xué)習(xí)計(jì)算引擎，支持定點(diǎn)和多個(gè)浮點(diǎn)數(shù)格式和精度。每個(gè)機(jī)器學(xué)習(xí)處理器包括一個(gè)循環(huán)寄存器文件（Cyclical Register File），它用來(lái)存儲(chǔ)重用的權(quán)重或數(shù)據(jù)。各個(gè)機(jī)器學(xué)習(xí)處理器與相鄰的機(jī)器學(xué)習(xí)處理器單元模塊和更大的存儲(chǔ)單元模塊緊密耦合，以提供最高的處理性能、每秒最高的操作次數(shù)和最低的功率分集。這些機(jī)器學(xué)習(xí)處理器支持各種定點(diǎn)和浮點(diǎn)格式，包括Bfloat16、16位、半精度、24位和單元塊浮點(diǎn)。用戶(hù)可以通過(guò)為其應(yīng)用選擇最佳精度來(lái)實(shí)現(xiàn)精度和性能的均衡。

為了補(bǔ)充機(jī)器學(xué)習(xí)處理器并提高人工智能/機(jī)器學(xué)習(xí)的計(jì)算密度，Speedcore Gen4查找表（LUT）可以實(shí)現(xiàn)比任何獨(dú)立FPGA芯片產(chǎn)品高出兩倍的乘法器。領(lǐng)先的獨(dú)立FPGA芯片在21個(gè)查找表可以中實(shí)現(xiàn)6x6乘法器，而Speedcore Gen4僅需在11個(gè)LUT中就可實(shí)現(xiàn)相同的功能，并可在1 GHz的速率上工作。

Steve先生最后表示，采用臺(tái)積電7nm工藝節(jié)點(diǎn)的Speedcore Gen4，主要針對(duì)當(dāng)下新興人工智能/機(jī)器學(xué)習(xí)和高數(shù)據(jù)帶寬應(yīng)用的爆炸式需求。同時(shí)，在未來(lái)發(fā)展中，計(jì)算加速度、網(wǎng)絡(luò)加速、5G、智能駕駛、人工智能等都是他們的目標(biāo)市場(chǎng)，因?yàn)檫@些市場(chǎng)都對(duì)高性能FPGA有著強(qiáng)烈的需求，Achronix公司也能最大程度地滿(mǎn)足它們的需求。Achronix公也宣布將于2019年上半年開(kāi)始提供適用于臺(tái)積電7nm工藝的第四代Speedcore eFPGA IP，這也意味著7nm eFPGA的設(shè)計(jì)將最大限度地應(yīng)用在快速發(fā)展的AI中，eFPGA架構(gòu)創(chuàng)新也能為人工智能加速。