一種高性能隔離運算放大器的設(shè)計與分析

　　Design and analysis of a high-performance lsolated amplifier

　　容浚源，李頌，張遼，周澤坤，羅萍，張波

　　（電子科技大學(xué) 電子科學(xué)與工程學(xué)院，四川 成都 610000）

　　摘要：這款隔離運算放大器分為調(diào)制部分和解調(diào)部分，調(diào)制部分把輸入的模擬信號PWM調(diào)制為20MHz的方波信號，通過ADI公司的icouple?磁耦合模塊傳輸?shù)浇庹{(diào)部分，解調(diào)部分將方波信號解調(diào)為模擬的電壓信號。此款運放通過采用高速比較電路、離散采樣網(wǎng)絡(luò)和高精度基準源等優(yōu)化方案，最終可以實現(xiàn)在0V~2.5V精確的1:1傳輸，頻率響應(yīng)為3 MHz，輸出紋波小于3 mV。

　　關(guān)鍵詞：磁隔離；PWM調(diào)制解調(diào)；高速調(diào)制；噪聲消除

　　*比賽榮譽：全國大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽（ADI杯）全國特等獎

　　0 引言

　　本團隊設(shè)計系統(tǒng)：在輸入電壓是0V~2.5V的模擬信號中，實現(xiàn)襯底隔離的情況下能夠傳輸增益為1的信號操作，且相位帶寬大，線性度好，噪聲小，具有較小的溫度系數(shù)，同時為了使芯片具有更好的帶寬特性，設(shè)計系統(tǒng)時將工作頻率提高到20 MHz。

　　本系統(tǒng)主要由以下三部分組成，分別是：

　　House keeping模塊和基準模塊，產(chǎn)生基準電壓，供給電流偏置模塊IBIAS分別產(chǎn)生尾電流偏置，作為其他電路的偏置電流，基準后面接LDO型的分壓電路產(chǎn)生帶驅(qū)動能力和抗干擾能力的基準電壓，用于實現(xiàn)調(diào)制解調(diào)，還有產(chǎn)生等腰三角紋波RAMP用于比較器。需要注意的是，在隔離運放的兩側(cè)分別都需要一個housekeeping電路。

　　輸入PWM調(diào)制環(huán)路，如圖1所示，其功能是將輸入電壓V _IN 轉(zhuǎn)化為20 MHz的信息以占空比的形式輸出至第三功能模塊；

　　輸出解調(diào)環(huán)路，如圖 0-2所示，用于將頻率為20MHz的占空比信息轉(zhuǎn)化還原為模擬的輸出電壓

　　1 調(diào)制環(huán)路的直流工作點分析

　　如圖3(a)所示，穩(wěn)定時刻在忽略周期內(nèi)的紋波時，運放負端電壓V _IN 應(yīng)鉗位到正端電壓βV _REF 。接下來分析V _IN 節(jié)點上的電流變化，在一個周期內(nèi)D有效的時間段，開關(guān)SW _P 斷開，電流源抽走α(V _REF /R _REF )；在一個周期內(nèi)1-D的時間段，開關(guān)SW _P 閉合，兩個電流源疊加作用對V _IN 節(jié)點充電流αV _REF /R _REF 。那么在一個周期內(nèi)電流源對V _IN 節(jié)點提供的電流為：

　　對上式化簡可得：

　　為了方便計算，取V _REF =1 V，并計算α和β的值。

根據(jù)應(yīng)用條件分別代入V _IN =0 V和V _IN =2.5 V，再考慮非理想因素將會影響占空比的產(chǎn)生和輸出電壓的復(fù)現(xiàn)，避開0%和100%占空比的出現(xiàn)，留有10%的余量即D _IN =10%和D _MAX =90%，化簡可得：α=1.56，β=1.25。為了方便基準電壓的產(chǎn)生，取α=1.6，β=1.3，最終輸入V _IN =0 V時，占空比D _IN =9.37%；輸入V _IN =2.5 V時，占空比D _MAX =93.6%。

　　2 調(diào)制環(huán)路的交流穩(wěn)定性分析

　　分析調(diào)制環(huán)路的交流穩(wěn)定性可以從兩方面入手，一種是從瞬態(tài)響應(yīng)的角度分析，另一種是從環(huán)路增益的角度分析。

　　從瞬態(tài)響應(yīng)的角度分析，需要V INT 的變化速度足夠慢，確保每周期V INT 和紋波RAMP比較到。環(huán)路結(jié)構(gòu)如圖3(a)所示，在D和1-D的時間段內(nèi)對V INT 節(jié)點充放電電流大小都為αI REF ，則V INT 變化斜率為αI REF /C IN ；假設(shè)RAMP為理想鋸齒波，其峰峰值電壓差為V P ，則RAMP斜率為V P /T SW =V P f SW ，則二者的斜率必須滿足如下關(guān)系，如圖3(b)所示：

　　從環(huán)路增益角度分析，如圖 0-3(c)所示分析環(huán)路增益有，

　　則環(huán)路增益下降為1時對應(yīng)的角頻率為

　　將式代入式有

　　另一方面，取運放AMP輸出到V _N 節(jié)點電流的增益如下：

　　根據(jù)圖 0-3(c)的等效關(guān)系且有：

　　環(huán)路穩(wěn)定即設(shè)法降低ω _UG ，即增大R _eq1 或者增大C _IN 。但是C _IN 不應(yīng)成為主要增大的途徑，因為C _IN 同時也是運放AMP的密勒電容，強行增大C _IN 將使其成為運放自身小環(huán)路的不可忽視極點，反而影響調(diào)制環(huán)路的相位裕度甚至環(huán)路的穩(wěn)定性；

　　由R _eq1 的公式可知：通過增大R _REF 和V _P 可以增大R _eq1 ，但是R _REF 不宜過大，原因是不容易匹配且容易引入各種寄生效應(yīng)；V _P 受限于比較器的共模輸入范圍，且V _P 過大也難于產(chǎn)生高頻紋波電路。

　　因此本系統(tǒng)將工作頻率為20 MHz，為了提高比較器的響應(yīng)速度，采用在1.8 V電源電壓構(gòu)成的比較器，紋波值為0.6 V~1.2 V，同時采用了占空比50%的三角波代替?zhèn)鹘y(tǒng)應(yīng)用中的鋸齒波，一方面更容易產(chǎn)生高頻紋波，另一方面紋波的斜率變?yōu)樵瓉淼?倍等效增加R eq1 。為此電路需要從5 V電源軌轉(zhuǎn)換為1.8 V電源軌，電路設(shè)計采用1/3分壓結(jié)構(gòu)，而電路如圖4所示。由于RAMP的 電 壓 上 下 限 為 0 . 6V~1.2 V，Vint的動態(tài)范圍為1.8 V~3.6 V，不會造成后續(xù)的低耐壓比較器電路過壓。

　　在每個工作周期內(nèi)，當(dāng)比較器獲得比較結(jié)果后，通過快速的電平位移電路L_VS將電源軌迅速恢復(fù)到5 V進行傳輸或者反饋，最終V _IN 轉(zhuǎn)化為頻率20 MHz的信息，并以占空比的形式傳輸。

　　3 解調(diào)環(huán)路的直流工作點分析

　　通過將運放的負輸入端鉗位到βV _REF ，可以得到穩(wěn)定態(tài)關(guān)系，有

　　因此輸入等于輸出，電壓實現(xiàn)傳輸。

　　解調(diào)環(huán)路的交流穩(wěn)定性分析與分析調(diào)制環(huán)路的方式一樣，根據(jù)圖2，可以先從各部分的增益入手即算整個環(huán)路的環(huán)路增益。

　　本系統(tǒng)采用離散采樣電壓進行反饋，主要作用是利用開關(guān)的作用用采樣的方式抑制運放輸出在周期內(nèi)的紋波反應(yīng)到真正的輸出，對于采樣模塊的離散傳輸函數(shù)為1

　　在頻率低于1/π倍的f SW 時（奈奎斯特定理，但這是必須要實現(xiàn)的），在s域的等效增益也為1，因此對環(huán)路沒有影響。值得說明的是，兩級采樣的增益也為1，但是在s域是相當(dāng)于引入相位滯后，會令環(huán)路的相位裕度變小甚至不穩(wěn)定。采樣結(jié)果到輸出電壓經(jīng)過一個buffer增加帶載能力，防止輸出節(jié)點被電流鏡的切換影響。

　　在本設(shè)計下，解調(diào)環(huán)路的環(huán)路增益LOOPGAIN為

　　為了調(diào)值環(huán)路和解調(diào)環(huán)路匹配，選取C _OUT =C _IN ，R _OUT =R _IN =R _ref ，因此有f _UG 為

　　因此采樣系統(tǒng)對環(huán)路穩(wěn)定性和連續(xù)性建模沒有影響且環(huán)路穩(wěn)定。

　　減小失配的策略分析與實施方案考慮輸出電壓誤差，輸出電壓與輸入電壓關(guān)系為

　　由式可得，引起誤差的只有兩項，即V OS_INT 和PWD，其中，V _{OS_INT} 來源于調(diào)制環(huán)路和解調(diào)環(huán)路各自引入的誤差；PWD來源于傳輸過程中占空比改變，因而導(dǎo)致調(diào)制端的反饋占空比和解調(diào)端接收的占空比信息不一樣。

　　此文減小V_{OS_INT}的主要方法除了提高環(huán)路增益還有減少開關(guān)動作的干擾。如圖5所示，當(dāng)開關(guān)斷開以后，圖中節(jié)點Irefp將會被充電到5 V，在下周期開關(guān)重新閉合時，將會注入一股額外的電流對運放輸入端進行充電，而這股電荷因為開關(guān)斷開而不會被抽走，相當(dāng)于引入很大的失配。為了消除這種影響，在開關(guān)斷開的時候另一路的開關(guān)閉合，源隨器將節(jié)點Irefp節(jié)點鉗位至βV _REF ，當(dāng)開關(guān)重新再打開時，額外注入的電流將會減少。

　　在減少PWD方面，本設(shè)計通過構(gòu)造相同傳輸電路結(jié)構(gòu)的方式，盡量保證從level-shifter分別到調(diào)制端和解調(diào)端電流鏡的占空比信號的延時一樣，盡可能保證兩側(cè)的占空比信息相等以減小PWD進而減小系統(tǒng)失配。

　　另外，開關(guān)頻率上的紋波也是值得消除的，因此輸出電路采用濾波電路減少開關(guān)頻率上的紋波大小，獲得更穩(wěn)定的輸出。

　　4 系統(tǒng)參數(shù)仿真與結(jié)果

　　V _IN 輸入一個直流電壓電平，仿真到穩(wěn)定狀態(tài)后的3us時間內(nèi)用軟件計算這3 us的輸出平均值（系統(tǒng)從啟動到穩(wěn)定只需要7 us），輸入從0 V~2.9 V掃描90個點，cadence軟件自動生成曲線如圖7所示。

　　從圖中可以看到輸入低壓（約0 mV~250 mV）的幾個點輸出有失配，主要原因在于解調(diào)端運放擺幅限制決定的，運放下擺幅為Vov約為250 mV，和仿真結(jié)果對應(yīng)；可以得到增益誤差為-0.22%，小于要求的0.25%；平均輸入輸出失配電壓是3.8163 mV，小于5 mV。

　　去 掉 圖 中 過 度 偏 離 曲 線 的 M 2 點 ， 取 最 小 值V _O,MIN =1.25216 V，最大值V _O,MAX =1.25235 V，平均值A(chǔ)VG=1.25225。平均溫度變化速度為1.5 μV/℃，溫度系數(shù)為1.278 ppm/℃。

　　圖9是利用PAC仿真后得到的三個conner的波特圖，從上圖可得若以-3 dB處作為極點，則極點位置大概在3.3 MHz，若以90度相位滯后作為極點位置，則極點出現(xiàn)在1.8 MHz左右。

　　圖10 是輸入電壓從0.5 V到2.0 V階躍跳變，輸出電壓進行相應(yīng)的波形，跳變在0.01 ns內(nèi)完成，從圖中可得輸入到輸出發(fā)生10%變化的響應(yīng)延時是85.2 ns，輸出10%到90%的上升延時是82.15 ns。

　　5 結(jié)論

　　如表1為所有結(jié)果統(tǒng)計表。

　　參考文獻

　　[1] Razavi, Behard. Design of analog CMOS integrated circuits= 模擬CMOS集成電路設(shè)計[M]. 清華大學(xué)出版社, 2005.

　　[2] Zhou Z K, Shi Y, Huang Z, et al. A 1.6V, 5-ppm/C, C Curvature-Compensated BandgapReference [J]. Circuit & Systems I Regular Papers IEEE Transactions, 2012, 59(4): 677-684.

　　[3] Zhou Z K, Zhu P S, Shi Y, et al. A CMOS Voltage Reference Based onMutual Compensation of Vtn and Vtp [J]. IEEE Transactions on Circuits &Systems II Express Briefs, 2012, 59(6): 341-345.

　　[4] Bult K, Geelen G J G M. A fast settling CMOS op amp for SC circuitswith 90-dB DC gain [J]. IEEE Journal of Solid-State Circuit, 2002:108-109.

　　[5] Razavi B. Rotary TravelingWave Oscillator Arrays: A New ClockTechnolgy [C]// Wiley-IEEE Press, 2009:318-329.

　　本文來源于科技期刊《電子產(chǎn)品世界》2019年第5期第56頁，歡迎您寫論文時引用，并注明出處