<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 業(yè)界動態(tài) > 基于SDR的FM調(diào)制與解調(diào)器的實現(xiàn)

          基于SDR的FM調(diào)制與解調(diào)器的實現(xiàn)

          作者: 時間:2019-07-01 來源:電子產(chǎn)品世界 收藏

            張博,李少陽, 劉宇

          本文引用地址:http://www.ex-cimer.com/article/201907/402132.htm

            (西安郵電大學(xué)電子工程學(xué)院,陜西省 西安市 710121)

            摘要:提出了一種基于SDR的器的實現(xiàn)方案,此方案采用ZYNQ平臺和射頻收發(fā)芯片搭建。首先介紹ZYNQ+的SDR硬件平臺的設(shè)計,其次對的原理分析并結(jié)合MATLAB進(jìn)行算法仿真,最終在ZYNQ平臺上完成SDR工程設(shè)計。

            關(guān)鍵詞:;;;;

            基金項目:西安市集成電路重大專項(201809174CY3JC16);陜西省教育廳服務(wù)地方產(chǎn)業(yè)化專項(15JF029)

            0 引言

            FM(Frequcncy Modulation) 調(diào)制是目前國內(nèi)外采用的較為普遍的一種調(diào)制方式。主要應(yīng)用于高保真音樂廣播,對講機(jī),衛(wèi)星通信等領(lǐng)域,傳統(tǒng)的方法使用模擬器件搭建的方式,應(yīng)用最廣泛的為收音機(jī)。此方式電路結(jié)構(gòu)復(fù)雜,靈活性差,抗干擾能力弱;后來逐漸出現(xiàn)DSP或者FPGA與A/D結(jié)合的結(jié)構(gòu),此方案中對ADC和DAC的要求比較高 [1-2] 。射頻鏈路比較復(fù)雜,不可靈活配置。對于戰(zhàn)場上單兵作戰(zhàn)通信,飛機(jī)通信,人們對SDR要求越來越高,本文提出了在ZYNQ+AD9361的架構(gòu)上實現(xiàn)的FM調(diào)制與解調(diào)方案。本方案電路結(jié)構(gòu)簡單,功耗低,接收和發(fā)射頻點(diǎn)靈活可調(diào),高動態(tài)范圍等優(yōu)點(diǎn),F(xiàn)M解調(diào)也相對于傳統(tǒng)的鎖相環(huán)相干解調(diào)具有結(jié)構(gòu)簡單,抗載頻失配,同時滿足解調(diào)寬帶和窄帶的信號 [3] 。

            1 硬件平臺

            基于SDR的FM調(diào)制解調(diào)器的硬件平臺框圖如圖1所示,AD9361作為射頻收發(fā)的核心芯片,接收時將射頻數(shù)據(jù)與本振混頻后轉(zhuǎn)換為基帶數(shù)據(jù),通過內(nèi)部ADC將模擬信號轉(zhuǎn)換為數(shù)字信號,F(xiàn)PGA作為算法處理、系統(tǒng)控制的核心芯片,內(nèi)部含有ARM-A9雙核,主要用于對AD9361內(nèi)部寄存器的配置,以及系統(tǒng)參數(shù)的控制,F(xiàn)M調(diào)制解調(diào)算法在FPGA中的PL部分實現(xiàn),該ZYNQ+AD9361平臺能夠適應(yīng)各種數(shù)字通信,語音通信,本文論述主要應(yīng)用軍用飛機(jī)語音通信。

            1.1 主要芯片選型

            Xilinx 公司推出了新一代28 nm工藝,集成 FPGA 與雙 ARM 核,小封裝、低功耗全可編程片上系統(tǒng)(AllProgrammable SoC)Zynq-7000 系列。如圖2所示ZYNQ硬件結(jié)構(gòu),在芯片內(nèi)部FPGA通過AXI總線完成與ARM的數(shù)據(jù)交互。完美的將FPGA的優(yōu)勢與ARM的優(yōu)勢結(jié)合起來 [4] 。

            采用ADI公司的AD9361射頻捷變收發(fā)器,作為射頻收發(fā)器,AD9361支持的頻率范圍在70 MMHz~6.0 GHz,涵蓋了大部分特許執(zhí)照和免執(zhí)照頻段,支持200 kHz~56MHz的通道帶寬,AD9361集成了SDR收發(fā)器所必須的RF、數(shù)模轉(zhuǎn)換、混合信號 [5] 。AD9361芯片內(nèi)部結(jié)構(gòu)如圖3所示。AD9361內(nèi)部具有兩個接收和發(fā)射通路:每個接收通路各自含有一個低噪聲放大器(LNA),相內(nèi)(I)和(Q)正交放大器、混頻器、12位ADC和三級半帶濾波器以及階數(shù)可調(diào)的FIR濾波器,三級半帶可通過修改抽取系數(shù)來達(dá)到降低速率。其中FIR濾波器可以使用MATLAB中的FDATOOL濾波器工具產(chǎn)生濾波器系數(shù),通過軟件編程寫入AD9361中,應(yīng)用于更多的通信帶寬中。

            發(fā)射通路與接收通路基本相同,基帶數(shù)據(jù)被AD9361接收到,直接進(jìn)入FIR濾波器,在經(jīng)過三級半帶濾波器插速之后,被DAC采樣,其中DAC的采樣速率可調(diào),通過三級半帶濾波器的插速處理來滿足DAC的采樣速率。最后信號分為I、Q兩路進(jìn)入射頻模塊部分與載波混頻,在經(jīng)過放大器通過天線發(fā)送。

            2 FM調(diào)制解調(diào)軟件算法設(shè)計

            2.1 FM調(diào)制算法

            調(diào)頻(FM)是載波的瞬時頻率隨調(diào)制信號成線性變化的一種調(diào)制方式,音頻調(diào)頻信號的數(shù)學(xué)表達(dá)可以寫為:

          微信截圖_20190705122858.png

            其中,A0 為調(diào)頻信號的幅度;Wc 為載波角頻率;ν?(t)為音頻調(diào)制信號;k?為調(diào)制角頻偏;?0 為調(diào)制信號的初始相位。把式(1)展開得:

          微信截圖_20190705122908.png

            令 φ 等于式(3)并代入式(2)得式(4)

          微信截圖_20190705122912.png

            從式(3)看到,在實現(xiàn)FM時要對調(diào)制信號進(jìn)行積分,然后對這積分后的信號分別取正弦和余弦即可。因此用正交調(diào)制法實現(xiàn)時只須令:

          微信截圖_20190705122919.png

            因此,調(diào)制算法信號處理如圖4所示,語音信號通過STGL5000芯片的ADC以96 kHz的速度進(jìn)行采樣得到采樣的信號ν?(t),將到信號乘以調(diào)制角頻偏k? 并進(jìn)行累加求和,然后進(jìn)行Cordic運(yùn)算分別進(jìn)行sin和cos運(yùn)算得到正交調(diào)制,再經(jīng)過5級級聯(lián)的CIC濾波器內(nèi)插20倍,經(jīng)過內(nèi)插后的得到1.92 MHz的信號在分別乘以發(fā)射功率,就可以得到 I(t) 和Q(t) 的零中頻的調(diào)制信號,AD9361以1.92 MHz的速度采集I(t) 和Q(t) 的零中頻的調(diào)制信號,經(jīng)過FIR濾波器、多級半帶濾波器最終DAC以30.72 MHz的速度轉(zhuǎn)化為模擬信號,在與載波信號混頻后通過天線發(fā)送 [6] 。

            2.2 FM解調(diào)算法

            調(diào)制信號表達(dá)式:

          微信截圖_20190705122925.png

            對信號進(jìn)行正交分解得:

          微信截圖_20190705122930.png

            對正交與同相分量比值反正切運(yùn)算:

          微信截圖_20190705122936.png

            然后,對相位差分,即可求得調(diào)制信號:

          微信截圖_20190705122943.png

            FM信號用正交解調(diào)方法進(jìn)行解調(diào)時,也具有較強(qiáng)的抗載頻失配(指失配差頻和差相是常量,非隨機(jī)變量)能力,本地載波與信號的載波存在頻差和相差時,同相分量和正交分量可表示為:

          微信截圖_20190705122947.png

            同樣,對正交與同相分量之比值反正切及差分運(yùn)算,就可得到調(diào)制信號:

          微信截圖_20190705122954.png

            當(dāng)載波失配差頻和差相是常量時,解調(diào)輸出只不過增加了一個直流分量Δw 就可得到調(diào)制信號m(n)[7-8] 。

            因此,調(diào)制算法信號處理如下圖5所示,AD9361通過天線接收到射頻信號后,經(jīng)過混頻、ADC、多級半帶濾波器,F(xiàn)IR濾波器,最終FPGA以1.92MHz的速度采集到XI(t) 和XQ(t)兩路中頻信號,經(jīng)過下變頻、CIC抽取濾波器、FIR低通濾波器變?yōu)榱阒蓄l信號,在進(jìn)過cordic算法的極坐標(biāo)轉(zhuǎn)換得到瞬時相位,然后用前一時刻的瞬時相位減去后一時刻的瞬時相位,就可以得到相位差,即得到解調(diào)的有用信息 [9] 。但是由于本地載波和信號載波的頻差和相差,因此在將解調(diào)到的信號進(jìn)行平均得到信號的功率,并在解調(diào)的信號中減去平均功率,就可以得到調(diào)制信號 [10] 。

            3 性能仿真與實現(xiàn)

            3.1 Matlab仿真

            在Matlab環(huán)境下對提出的FM調(diào)制解調(diào)算法進(jìn)行了仿真,主要仿真參數(shù)如下:

            (1)調(diào)制信號幅度為5的1 KHz正弦波;

            (2)載波信號幅度為1的64 KHz正弦波;

            (3)采樣率為1 MHz;

            (4)FM的最大頻偏為6 KHz;

            (5)仿真數(shù)據(jù)長度為4500;FM調(diào)制結(jié)果仿真波形如圖6所示,由1 KHz的單音調(diào)制信號,經(jīng)過正交調(diào)制產(chǎn)生I、Q兩路調(diào)制信號,最終由I、Q兩路正交信號得到最終的調(diào)制信號。

            FM解調(diào)結(jié)果仿真波形如圖7所示,由調(diào)制信號經(jīng)過64 KHz下變頻,在經(jīng)過濾波器到零中頻的I、Q兩路基帶信號,在最終解調(diào)出原始信號 [10] 。

            3.2 設(shè)計實現(xiàn)

          1562302172417507.jpg

          1562301974578120.jpg

            在vivado中最終建立如圖8所示的工程,在工程中調(diào)用了ARM硬核(processing system7_0)通過SPI對AD9361的配置,用戶可以通過ARM核上的串口對AD9361的頻點(diǎn)改變,以及配合自定義IP (axi_interface_ctrl_0)通過AXI總線實時對FM調(diào)制系數(shù)、FM發(fā)射功率、以及收發(fā)切換設(shè)置,使得該系統(tǒng)適應(yīng)更多場景使用,自定義IP(FM_TOP_0) 實現(xiàn)對信號的調(diào)制與解調(diào);自定義語音收發(fā)IP(analog_aduio_datawr_0)實現(xiàn)對STGL5000芯片的數(shù)據(jù)的收發(fā)。自定義AD9361數(shù)據(jù)收發(fā)IP(system_axi_ad9364_1_0)實現(xiàn)對AD9361的數(shù)據(jù)收發(fā)。

            天線接收到信號后經(jīng)過AD9361一次下變頻后,通過內(nèi)部12位ADC轉(zhuǎn)化為數(shù)字信號,由FPGA內(nèi)部的AD9361 IP接收到分成I、Q兩路傳送到FM調(diào)制解調(diào)模塊,解調(diào)出射頻信號中的音頻信號,然后通過語音收發(fā)IP將語音信號發(fā)送到STGL5000芯片經(jīng)過DAC轉(zhuǎn)化后驅(qū)動耳機(jī)發(fā)聲,該過程實現(xiàn)了SDR接收過程。

            STGL5000芯片將麥克風(fēng)的語音信號經(jīng)過內(nèi)部的ADC轉(zhuǎn)化為音頻數(shù)字信號,有FPGA內(nèi)部的語音收發(fā)IP接收到,傳送到FM調(diào)制解調(diào)IP中進(jìn)行調(diào)制,將調(diào)制后的信號分為I、Q兩路信號,通過AD9361數(shù)據(jù)收發(fā)IP將數(shù)據(jù)發(fā)送到AD9361芯片和本振混頻后通過天線輻射到空間中,如果用戶需要更大的功率可以外接功放。該過程實現(xiàn)了SDR的發(fā)射過程 [11] 。

          1562302151730197.jpg

            3.3 設(shè)計驗證

            將如圖8所示的工程綜合,布局布線,生成比特流,導(dǎo)入到Xilinx SDK軟件中建立C工程 [12] ,最終編譯下載到SDR收發(fā)機(jī)的FPGA中,使用RS公司生產(chǎn)的SMA180電臺綜合測試儀。完成接收機(jī)和發(fā)射機(jī)的測試。

            測試FM調(diào)制時,由RS綜測儀輸出1KHz的正弦波作為調(diào)制信號,將AD9361的載波信號設(shè)置為108MHz,同時使用vivado軟件下的ILA調(diào)試方法,在線測試捕獲到某一時刻的調(diào)制信號以及調(diào)制后零中頻的I、Q兩路信號,如圖9所示。

            測試FM解調(diào)時,由RS綜合測試儀,輸出載波幅度108 MHz,功率為-53 dBm,調(diào)制信號為1 KHz的正弦波,最大頻偏為6KHz的射頻信號,發(fā)送到接收機(jī)中,同時使用vivado軟件下的ILA調(diào)試方法,在線測試捕獲到某一時刻的低中頻調(diào)制信號I、Q兩路,經(jīng)過下變頻后變?yōu)榱阒蓄lI、Q兩路信號,再通過解調(diào)算法解調(diào)出原始信號,如圖10所示。

            4 結(jié)論

            本文實現(xiàn)了基于ZYNQ+AD9361平臺的FM調(diào)制解調(diào)器,此系統(tǒng)具有發(fā)射頻點(diǎn)、接收頻點(diǎn)以及FM發(fā)射調(diào)制角頻偏可靈活配置,收發(fā)切換時間小于10ms。采用ZYNQ系列的XC7Z020CLG484-1芯片,搭建工程,綜合后LUT資源占用616,觸發(fā)器資源占用107。此平臺適用于各種ZYNQ平臺具有很好的移植性,能夠應(yīng)用于各種無線通信設(shè)計。

            參考文獻(xiàn):

            [1]楊明極,馬琳.基于的FM解調(diào)算法[J].電子設(shè)計工程,2012,20(16):116-125.

            [2]曹沅.基于FPGA的FM調(diào)制解調(diào)器的實現(xiàn)[J].艦船電子工程,2013,3 (9):68-70.

            [3]劉立,向新,孫眸,王鋒.FM信號數(shù)字化解調(diào)算法的改進(jìn)與實現(xiàn)[J].光通信研究,2012,4:26-28.

            [4]Zynq-7000 All Programmable SoC(XC7Z010 and XC7Z020):DC and AC SwitchingCharacteristics [EB/OL].(2012-11).

            [5]AD9361 RF and BB PLL Synthesizer User Guide[EB/OL][2014-11-06](2015-09-01).http://www.analog.com/media/en/technical-documentation/user-guides/AD9361_Reference_Manual_UG 570.pdf.

            [6]余蓮.AD9361:基于突破性技術(shù)促進(jìn)軟件定義無線電應(yīng)用田電子技術(shù)應(yīng)用[J],2013,39(11):1.

            [7]楊小牛,樓才義,徐建良.原理與應(yīng)用.北京:電子工業(yè)出版社,2001.

            [8]Jeffrey H. Reed.軟件無線電—無線電工程的現(xiàn)代方法[M].陳強(qiáng)譯.北京人民郵電出版社,2004:366-372.

            [9]張欣.擴(kuò)頻通信數(shù)字基帶信號處理算法及其VLS工實現(xiàn)[M]. 北京:科學(xué)出版社,2004:57-63.

            [10]姚東,王愛民,馮峰.MTALAB命令大全[M].北京:人民郵電出版社,2000,6.

            [11]宋飛.基于FPGA的數(shù)字中頻處理技術(shù)研究田」西安:西安電子科技大學(xué),200.

            [12]陸佳華,潘祖龍,鵬競宇.嵌入式系統(tǒng)硬件協(xié)同設(shè)計實戰(zhàn)指南:基于Xilinx ZYNQ [M]北京:機(jī)械工業(yè)出版社,2014.7.

            作者簡介:

            張博(1983—),男,博士,教授,從事射頻模擬集成電路研究。

            李少陽(1991-),男,碩士研究生,研究方向為集成電路。

            劉宇 (1973-),男,碩士,高級工程師,研究方向為集成電路。

            本文來源于科技期刊《電子產(chǎn)品世界》2019年第7期第31頁,歡迎您寫論文時引用,并注明出處



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();