<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 設(shè)計(jì)應(yīng)用 > 無(wú)線充電qi協(xié)議的主控制器的低功耗設(shè)計(jì)

          無(wú)線充電qi協(xié)議的主控制器的低功耗設(shè)計(jì)

          作者:張二麗 時(shí)間:2020-01-16 來(lái)源:電子產(chǎn)品世界 收藏

          張二麗(電子科技大學(xué),四川 成都 610054)

          本文引用地址:http://www.ex-cimer.com/article/202001/409342.htm

          摘? 要:從1889年Nikola Tesla發(fā)明了著名的Tesla線圈開(kāi)始,對(duì)技術(shù)的研究受到了廣大設(shè)計(jì)者的重視[1],華為2018年發(fā)布的無(wú)線充電技術(shù),其最大功率可達(dá)15 W,標(biāo)志著時(shí)代的來(lái)臨。但是由于芯片集成度的提高,SOC的功率密度越來(lái)越大[2],設(shè)計(jì)成為技術(shù)中應(yīng)該關(guān)注的問(wèn)題。針對(duì)Qi wirelesspower transfer version 1.1.2,采用格雷碼的編碼方式,二級(jí)門控時(shí)鐘,多閾值電壓以及計(jì)數(shù)器等功耗優(yōu)化技術(shù),使得該協(xié)議中主控制器的功耗降低了30%。

          關(guān)鍵詞:無(wú)線充電;;

          0 引言

          在傳統(tǒng)無(wú)線傳感網(wǎng)絡(luò)中,一般使用蓄電池充電,需要不斷更換電池,在制約了無(wú)線傳感網(wǎng)絡(luò)實(shí)際部署與廣泛應(yīng)用的同時(shí)大大提高了網(wǎng)絡(luò)的維護(hù)成本[3]。而早在1988年,約翰.鮑爾斯在實(shí)驗(yàn)室第一次成功用無(wú)線充電技術(shù)點(diǎn)亮了1米外的60 W的燈泡,無(wú)線充電技術(shù)的可行性得到論證[4],至此無(wú)線充電技術(shù)的研究越來(lái)越受到重視。
            為了規(guī)范無(wú)線充電技術(shù),WPC聯(lián)盟提出的QI協(xié)議,該協(xié)議采用定頻調(diào)占空比的架構(gòu)利用控制器不斷地對(duì)電路進(jìn)行監(jiān)控,通過(guò)調(diào)整線圈上的電壓進(jìn)行無(wú)線傳輸能量,與用蓄電池相比,其成本大大降低,但是伴隨著摩爾定律的盛行,每一代半導(dǎo)體工藝技術(shù)的提高,芯片密度的增大[5],對(duì)于設(shè)計(jì)者來(lái)說(shuō)功耗就成為了必要的關(guān)注問(wèn)題,電壓大小,dual-Vth和柵極尺寸都與低功耗技術(shù)密切相關(guān)[6]。本文主要是對(duì)在RTL級(jí)電路設(shè)計(jì)的基礎(chǔ)上進(jìn)行低功耗設(shè)計(jì)。
          1 功耗的形成

          電路中的功耗分為兩類:靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗主要是待機(jī)時(shí)的功耗,主要由泄露電流組成,一方面是由于MOS管閾值電壓的存在,使得器件在關(guān)斷狀態(tài)下,具有亞閾值特性,因此會(huì)產(chǎn)生亞閾值電流[7]。動(dòng)態(tài)功耗主要是由于短路電流和負(fù)載電容充電引起的。而在這兩部分中有三種最主要的功耗消耗:對(duì)電容進(jìn)行充放電的跳變功耗,在電路反轉(zhuǎn)過(guò)程中產(chǎn)生的短路電流功耗和MOS器件的漏電流損耗[8]。其原理如下:當(dāng)輸入電平為低時(shí),PMOS管會(huì)對(duì)輸出節(jié)點(diǎn)上的電容進(jìn)行充電,當(dāng)輸入電平為高電平時(shí),NMOS會(huì)對(duì)電容進(jìn)行放電,從而達(dá)到反相器的效果,在這一過(guò)程中形成了MOS管的動(dòng)態(tài)功耗,如下圖1所示。

          1581324263899864.jpg

          在輸入信號(hào)的上升或下降的過(guò)程中,如果輸入電平在 VTHN 與 VTHP+V DD 之間時(shí),此時(shí)NMOS與PMOS管同時(shí)導(dǎo)通,會(huì)出現(xiàn)短路功耗。漏電流功耗是由MOS器件的各種泄漏電流引起的損耗。其相應(yīng)的公式如下:

          微信截圖_20200210163953.png

          其中 ? 是跳變系數(shù), f 是輸入跳變頻率, VDD 是電源電壓,

          微信截圖_20200210163957.png

          即MOS管自身電容,互連線之間的電容以及后級(jí)負(fù)載電容。

          微信截圖_20200210164000.png

          其中K為介電常數(shù), τ為電平信號(hào)轉(zhuǎn)換時(shí)間, VTH 代表閾值電壓,f代表時(shí)鐘頻率??梢?jiàn)閾值電壓越高,短路功耗越低.

          微信截圖_20200210164004.png

          是泄露電流

          微信截圖_20200210164008.png

          1581324286904191.jpg

          PN結(jié)反向電流I4(PN-junction Reverse Current)
            源極和漏極之間的亞閾值漏電流I2(Sub-thresholdCurrent)
            柵極漏電流,包括柵極和漏極之間的感應(yīng)漏電流I3(Gate Induced Drain Leakage)
            柵極和襯底之間的隧道漏電流I1(Gate Tunneling)
            靜態(tài)功耗主要于工藝有關(guān)。由于無(wú)線充電是數(shù)?;旌想娐罚蕦?duì)控制器的設(shè)計(jì)要考慮模擬方面的需求,采用的是0.25 μm ,5 V的標(biāo)準(zhǔn)CMOS數(shù)?;旌蠋?kù)。
          2 無(wú)線充電設(shè)計(jì)的總體架構(gòu)

          根據(jù)無(wú)線充電QI協(xié)議中控制器的設(shè)計(jì)要求,其控制器的設(shè)計(jì)架構(gòu)如下圖3a所示。該架構(gòu)主要有:狀態(tài)機(jī),計(jì)數(shù)器,選擇器和移位寄存器構(gòu)成。狀態(tài)機(jī)的設(shè)計(jì)如下所示,主要負(fù)責(zé)計(jì)數(shù)器的啟動(dòng),在不同的狀態(tài)下接收相應(yīng)的數(shù)據(jù)包,并進(jìn)行CRC的比對(duì),但在協(xié)議中使用的狀態(tài)只有ping,selection,identication,powertransfer[9],在這四個(gè)狀態(tài)下由于在identification狀態(tài)下需要控制的信號(hào)較多,為避免瞬時(shí)功耗太高,將此狀態(tài)根據(jù)數(shù)據(jù)包的不同進(jìn)行了如下圖所示的劃分。計(jì)數(shù)器:由于控制器需要不斷監(jiān)控電路以及接收方的充電情況,所以需要不斷接收數(shù)據(jù)包,不同的數(shù)據(jù)包的data位寬是不一樣的,故需要計(jì)數(shù)器對(duì)發(fā)送來(lái)的數(shù)據(jù)位進(jìn)行計(jì)數(shù),同時(shí)不同的數(shù)據(jù)包之間有一定的時(shí)序要求,當(dāng)超過(guò)一定的時(shí)間時(shí)未接收到相應(yīng)的數(shù)據(jù)包,則電路進(jìn)行斷電處理。移位寄存器用來(lái)存儲(chǔ)接收方發(fā)送過(guò)來(lái)的識(shí)別配置數(shù)據(jù)包以及當(dāng)前充電的狀態(tài)和電量的多少等,并將接收到的串行信號(hào)轉(zhuǎn)變?yōu)椴⑿行盘?hào)。

          1581324311907635.jpg

          1581324311585669.jpg

          3 低功耗設(shè)計(jì)技術(shù)

          3.1 采用二級(jí)門控時(shí)鐘電路控制功耗

          時(shí)鐘信號(hào)是整個(gè)電路設(shè)計(jì)中反轉(zhuǎn)率最高的信號(hào),由此而帶來(lái)的動(dòng)態(tài)功耗是相當(dāng)大。但是在單個(gè)時(shí)鐘周期中,需要工作的模塊并不是很多,故在設(shè)計(jì)中利用RTL特有的編碼方式,在綜合的過(guò)程中加入相應(yīng)的命令,就可以采用門控時(shí)鐘的設(shè)計(jì)方式來(lái)降低功耗,但是一般情況下采用一級(jí)門控時(shí)鐘控制,但是由于無(wú)線充電對(duì)于功耗的要求,在這里采用二級(jí)門控時(shí)鐘,其相應(yīng)的電路圖如下所示,從圖4a與圖4b中可以看出,與一級(jí)門控時(shí)鐘相比,二級(jí)門控時(shí)鐘減少了三個(gè)與門而多了一個(gè)CGcell,且它能在減少系統(tǒng)面積的同時(shí)也降低了組合邏輯電路的功耗和第二級(jí)CGcell的功耗。門控基本原理就是通過(guò)關(guān)閉芯片上暫時(shí)用不到的功能和它的時(shí)鐘,從而實(shí)現(xiàn)節(jié)省電流消耗的目的[10]。

          1581324347856315.jpg1581324347510445.jpg


          1581324347807653.jpg

          3.2 分段式的移位寄存器

          對(duì)于QI協(xié)議的控制器,需要接收很多數(shù)據(jù)包,其中數(shù)據(jù)包的結(jié)構(gòu)如下圖5a所示,在設(shè)計(jì)中為了降低移位寄存器的翻轉(zhuǎn)率,我們將移位寄存器按照8bit一組進(jìn)行了劃分,如下圖5b所示,很明顯在存儲(chǔ)數(shù)據(jù)的時(shí)候只對(duì)當(dāng)前的8bit寄存器翻轉(zhuǎn)。

          3.3 計(jì)數(shù)器的設(shè)計(jì)

          在接收數(shù)據(jù)包的過(guò)程中,需要不斷地監(jiān)控時(shí)間,所以就要用到計(jì)數(shù)器,在通常地設(shè)計(jì)中,用的是同步計(jì)數(shù)器,計(jì)數(shù)器主要是由觸發(fā)器構(gòu)成,在同一時(shí)鐘下,所有觸發(fā)器是同時(shí)翻轉(zhuǎn)的,所以增加不必要的功耗,采用Jk觸發(fā)器構(gòu)成的異步計(jì)數(shù)器,在每次計(jì)數(shù)時(shí)只有第一級(jí)觸發(fā)器連接高電平,第二級(jí)觸發(fā)器由第一級(jí)的輸出端的下降沿驅(qū)動(dòng),第三級(jí)觸發(fā)器由第二級(jí)的輸出端的下降沿驅(qū)動(dòng),以此進(jìn)行,來(lái)降低功耗,如下圖6所示

          3.4 狀態(tài)機(jī)的編碼方式

          一般來(lái)說(shuō)狀態(tài)的轉(zhuǎn)變是按照流程一步步走下來(lái)即可,但是在跳變的過(guò)程中會(huì)因?yàn)榫幋a的方式而造成功耗多少的不同,一般來(lái)說(shuō),在設(shè)計(jì)時(shí),盡量采用格雷編碼方式,相鄰狀態(tài)之間只有一位數(shù)據(jù)發(fā)生變化,從而降低了功耗。

          1581324409407188.jpg

          1581324409196472.jpg

          4 功耗分析結(jié)果

          無(wú)線充電設(shè)計(jì)是一種數(shù)模混合的電路,故本次使用CSMC 0.25 μm 5 V enhance BCDMOS的標(biāo)準(zhǔn)單元的庫(kù),其經(jīng)過(guò)功耗優(yōu)化之后結(jié)果如下圖7a所示。
            與下圖7b中未進(jìn)行功耗優(yōu)化的電路相比,可以發(fā)現(xiàn)其功耗大幅度降低,功耗優(yōu)化率達(dá)到了30%。

          1581324433483966.jpg

          參考文獻(xiàn)

          [1] B. Dennington, "Low Power Design from TechnologyChallenge to Great Products," ISLPED’06 Proceedings of the2006 International Symposium on Low Power Electronics andDesign, Tegernsee, 2006:213-213.
          [2] R. Koster, S. H. Prasad and S. Ramachandra, "Failing tofail - achieving success in advanced low power design usingUPF," 2014 IEEE/ACM International Symposium on Low PowerElectronics and Design (ISLPED), La Jolla, CA, 2014:137-138.
          [3] 王介陽(yáng). 基于Qi無(wú)線充電協(xié)議的氣壓傳感器電路設(shè)計(jì)[D].廣州:廣東工業(yè)大學(xué),2017.
          [4] 王光宇.淺析無(wú)線充電技術(shù)的主要分類及應(yīng)用現(xiàn)狀[J].中國(guó)新通信,2018,20(18):99-100.
          [5] B. Dennington, "Low Power Design from TechnologyChallenge to Great Products," ISLPED’06 Proceedings of the2006 International Symposium on Low Power Electronics andDesign, Tegernsee:213-213.
          [6] S. Bhunia and K. Roy, "Low power design under parametervariations," Proceeding of the 13th international symposium onLow power electronics and design (ISLPED ‘08), Bangalore,2008:137-138.
          [7] 雷臻. 基于國(guó)家自主標(biāo)準(zhǔn)的RFID芯片數(shù)字基帶的低功耗設(shè)計(jì)與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué),2017.
          [8] JANRABAEY. LowPower Design Essentials[M]. USA:Springer, 2009.
          [9] WPC.QI System Description Wireless PowerTransfer [S], 2013.
          [10] 汪國(guó)平.數(shù)字集成電路門控時(shí)鐘可靠性研究[J].科學(xué)技術(shù)創(chuàng)新,2018(07):19-20.

          本文來(lái)源于科技期刊《電子產(chǎn)品世界》2020年第02期第66頁(yè),歡迎您寫論文時(shí)引用,并注明出處。



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();