模擬工程師電路設計指導手冊:運算放大器①
設計說明
該設計以 10V/V 的信號增益對輸入信號 Vi 進行放大。輸入信號可能來自高阻抗源(例如 MΩ 級),因為該 電路的輸入阻抗由運算放大器的極高輸入阻抗(例如 GΩ 級)決定。同相放大器的共模電壓等于輸入信號。
設計說明
1. 使用運算放大器線性輸出運行范圍,通常在 AOL 測試條件下指定該范圍。共模電壓等于共模信號。
2. 該電路的輸入阻抗等于放大器的輸入阻抗。
3. 使用高值電阻器可能會減小電路的相位裕度并在電路中引入額外的噪聲。
4. 避免將電容負載直接放置在放大器的輸出端,以最大程度地減少穩(wěn)定性問題。
5. 同相放大器的小信號帶寬取決于電路的增益和放大器的增益帶寬積 (GBP)。可以通過添加與 R1 并聯(lián)的電 容器來完成額外的濾波。如果使用了高值電阻器,那么添加與 R1 并聯(lián)的電容器還將提高電路的穩(wěn)定性。
6. 信號性能可能會受到壓擺率的限制。因此,應檢查數(shù)據(jù)表中的最大輸出擺幅與頻率間的關系圖,以最 大程度地減小轉換導致的失真。
7. 有關運算放大器線性運行區(qū)域、穩(wěn)定性、轉換導致的失真、電容負載驅動、驅動 ADC 和帶寬的更多信 息,請參閱設計參考 部分。
設計步驟
下面給出了該電路的傳遞函數(shù)。
1. 計算增益。
2. 計算 R1 和 R2 的值。
3. 計算最大程度地降低轉換導致的失真所需的最小壓擺率。
? OPA171 的壓擺率是 1.5V/μs,因此它滿足該要求。
4. 為了保持足夠的相位裕度,確保器件的增益設置電阻器和輸入電容創(chuàng)建的零點大于電路的帶寬。
? Ccm 和 Cdiff 分別是 OPA171 的共模和差分輸入電容。
? 由于零點頻率大于此電路的帶寬,因此不滿足該要求。
設計仿真
直流仿真結果
交流仿真結果
設計說明
此設計對兩個輸入信號 Vi1 和 Vi2 求和(相加),并將其進行反轉。輸入信號通常來自低阻抗源,因為該電路的輸入阻抗由輸入電阻器 R1 和 R2 決定。反相放大器的共模電壓等于連接到同相節(jié)點的電壓,該節(jié)點在該設計中接地。
設計說明
1、在線性運行區(qū)域內(nèi)使用運算放大器。通常在 AOL 測試條件下指定線性輸出擺幅。該電路中的共模電壓不 隨輸入電壓的變化而變化。
2、輸入阻抗由輸入電阻器決定。確保這些值大于阻抗源的輸出阻抗。
3、使用高值電阻器可能會減小電路的相位裕度并在電路中引入額外的噪聲。
4、避免將電容負載直接放置在放大器的輸出端,以最大程度地減少穩(wěn)定性問題。
5、小信號帶寬由噪聲增益(或同相增益)和運算放大器增益帶寬積 (GBP) 決定??梢酝ㄟ^添加一個與 R3 并聯(lián)的電容器來完成額外的濾波。如果使用了高阻值電阻器,那么添加一個與 R3 并聯(lián)的電容器還將提高 電路的穩(wěn)定性。
6、大信號性能可能會受到壓擺率的限制。因此,應檢查數(shù)據(jù)表中的最大輸出擺幅與頻率間的關系圖,以最 大程度地減小轉換導致的失真。
7、有關運算放大器線性運行區(qū)域、穩(wěn)定性、轉換導致的失真、電容負載驅動、驅動 ADC 和帶寬的更多信息,請參閱設計參考部分。
設計步驟
下面給出了該電路的傳遞函數(shù)。
1. 為 R3 選擇一個合理的電阻值。
R3=20kΩ
2. 計算 Vi1 所需的增益。對于該設計,輸出擺幅的一半可用于每個輸入。
3. 計算 R1 的值。
4. 計算 Vi2 所需的增益。對于該設計,輸出擺幅的一半可用于每個輸入。
5. 計算 R2 的值。
6. 計算小信號電路帶寬,以確保它滿足 10kHz 要求。確保使用電路的噪聲增益 (NG) 或同相增益。在計算 噪聲增益時,請注意,R1 和 R2 是并聯(lián)的。
? 由于閉環(huán)帶寬是 102kHz,而設計的目標是 10kHz,因此,滿足該要求。
7. 計算最小壓擺率,以最大限度地降低轉換導致的失真。
? SROPA170=0.4V/μs,因此它滿足該要求。
8. 為了避免穩(wěn)定性問題,確保器件的增益設置電阻器和輸入電容創(chuàng)建的零點大于電路的帶寬。
? Ccm 和 Cdiff 分別是共模和差分輸入電容。
? 由于零點頻率大于此電路的帶寬,因此不滿足該要求。
設計仿真
直流仿真結果
該仿真會將 Vi1 從 –2.5V 快速改變至 2.5V,同時 Vi2 則恒定保持在 0V。輸出則被反轉,范圍在 –2.44V 至 2.44V 之間。
該仿真會將 Vi2 從 –250mV 快速改變至 250mV,同時 Vi1 則恒定保持在 0V。輸出則被反轉,范圍在 –2.44V 至 2.44V 之間。
交流仿真結果
該仿真展示了電路的帶寬。注意,兩個輸入的帶寬是相同的。這是因為決定帶寬的是電路的噪聲增益,而不 是各個輸入的信號增益。這些結果與計算得到的值十分相符。
瞬態(tài)仿真結果
該仿真顯示了兩個輸入信號的反轉和求和。Vi1 是一個 1kHz 5Vpp 的正弦波,Vi2 則是一個 10kHz 500mVpp 的正弦波。由于兩個輸入均被適當放大或衰減,因此輸出在規(guī)格之內(nèi)。
設計目標
設計說明
該設計輸入 Vi1 和 Vi2 兩個信號并輸出它們的差值(減法)。輸入信號通常來自低阻抗源,因為該電路的輸 入阻抗由電阻網(wǎng)絡決定。通常使用差分放大器來放大差分輸入信號并抑制共模電壓。共模電壓是兩個輸入共 用的電壓。差分放大器抑制共模信號功能的有效性稱為共模抑制比 (CMRR)。差分放大器的 CMRR 取決于 電阻器的容差。
設計說明
1. 在線性運行區(qū)域內(nèi)使用運算放大器。確保運算放大器的輸入不超過器件的共模范圍。通常在 AOL 測試條 件下指定線性輸出擺幅。
2. 輸入阻抗由輸入電阻網(wǎng)絡決定。確保這些值相對于電源的輸出阻抗而言較大。
3. 使用高值電阻器可能會減小電路的相位裕度并在電路中引入額外的噪聲。
4. 避免將電容負載直接放置在放大器的輸出端,以最大程度地減少穩(wěn)定性問題。
5. 小信號帶寬由噪聲增益(或同相增益)和運算放大器增益帶寬積 (GBP) 決定。可以通過添加與 R3 和 R4并聯(lián)的電容器來完成額外的濾波。如果使用了高值電阻器,那么添加與 R3 和 R4 并聯(lián)的電容器還將提高 電路的穩(wěn)定性。
6. 大信號性能可能會受到壓擺率的限制。因此,應檢查數(shù)據(jù)表中的最大輸出擺幅與頻率間的關系圖,以最 大程度地減小轉換導致的失真。
7. 有關運算放大器線性運行區(qū)域、穩(wěn)定性、轉換導致的失真、電容負載驅動、驅動 ADC 和帶寬的更多信 息,請參閱設計參考 部分。
設計步驟
下面顯示了該電路的完整傳遞函數(shù)。
如果 R1 = R2 并且 R3 = R4,那么該電路的傳遞函數(shù)可以簡化為以下方程。
? 其中增益 G 為 R3/R1。
1. 確定 R1 和 R2 的起始值。R1 和 R2 相對于源的信號阻抗的大小會影響增益誤差。
R1=R2=10Ω
2. 計算該電路所需的增益。
3. 計算 R3 和 R4 的值。
4. 計算滿足最小共模抑制比 (CMRR) 的電阻器容差。對于最小(最壞情況)的 CMRR,α = 4。對于更有可 能的 CMRR 值或典型的 CMRR 值,α = 0.33。
5. 為了提供快速參考,下表將電阻器容差與最小和典型 CMRR 值進行了比較(假設 G = 1 或 G = 2)。如 上所示,當增益增大時,CMRR 也會增大。
設計仿真
直流仿真結果
CMRR仿真結果
評論