<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 網(wǎng)絡與存儲 > 業(yè)界動態(tài) > SK海力士沖擊16層堆疊內(nèi)存:1平方毫米打10萬個孔

          SK海力士沖擊16層堆疊內(nèi)存:1平方毫米打10萬個孔

          作者: 時間:2020-02-13 來源:新浪科技 收藏

          宣布,已經(jīng)與Xperi Corp旗下子公司簽訂新的專利與技術(shù)授權(quán)協(xié)議,獲得了后者 2.5D/3D互連技術(shù)的授權(quán)。

          本文引用地址:http://www.ex-cimer.com/article/202002/409842.htm

          是一種專利的裸片-晶圓(die-wafer)混合鍵合互連技術(shù),每平方毫米的面積里可以容納10萬個到100萬個互連開孔,孔間距最小只有1微米,相比每平方毫米最多625個互連開孔的傳統(tǒng)銅柱互連技術(shù),可大大提高傳輸帶寬。

          DBIUltra使用化學鍵合來連接不同的互聯(lián)層,也不需要銅柱和底層填充,因此不會增加高度,從而大大降低整體堆疊高度,釋放空間,可將8層堆疊翻番到16層堆疊,獲得更大容量。

          雖然它要使用新的工藝流程,但是良品率更高,也不需要高溫,而高溫正是影響良品率的關(guān)鍵因素。

          和其他下一代互連技術(shù)類似,也靈活支持2.5D、3D整合封裝,還能集成不同尺寸、不同工藝制程的IP模塊,因此不但可用來制造DRAM、3DS、HBM等內(nèi)存芯片,也可用于高集成度的CPU、GPU、ASIC、FPGA、SoC。

          比如3D堆棧內(nèi)存方案,可以是4層的DRAM,可以是4/8/12/16層的HBM2/HBM3并在底部整合邏輯電路。

          比如3D集成方案,可以上方是4-16層堆疊HBM、下方是CPU/GPU/FPGA/SoC等邏輯單元。

          比如2.5D集成方案,可以在基板上一邊是4-16層堆疊HBM并通過邏輯電路接入基板,另一邊則是CPU/GPU/FPGA/SoC等邏輯單元直接以DBI Ultra互連的方式接入基板。

          還未透露會將DBI Ultra封裝技術(shù)用在哪里,但是DRAM、HBM顯然是最佳選擇。



          關(guān)鍵詞: SK海力士 Invensas DBI Ultra

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();