PCIe 6.0準(zhǔn)正式版本周敲定:8倍帶寬
本周,PCI-SIG組織將發(fā)布PCIe 6.0最新標(biāo)準(zhǔn)草案,版本號可能是v0.7或者0.9,可以說是準(zhǔn)正式版了。
本文引用地址:http://www.ex-cimer.com/article/202006/413829.htm今年2月,v0.5版本簽署,但僅屬于初始草案規(guī)范。
按計劃,1.0正式版將在2021年正式發(fā)布,而等它大規(guī)模在PC產(chǎn)品中應(yīng)用恐怕得2023到2024年了。
可能有網(wǎng)友疑問,PCIe 4.0不是才剛剛鋪開,怎么5.0、6.0的節(jié)奏如此之快。事實(shí)上,這是因為4.0標(biāo)準(zhǔn)出臺太晚,距離2010年的3.0規(guī)范間隔了7年之久,而PCI-SIG組織又急于恢復(fù)8年兩版標(biāo)準(zhǔn)的既定節(jié)奏……
據(jù)悉,PCIe 6.0向下兼容PCIe 5.0/4.0/3.0/2.0/1.0的同時,數(shù)據(jù)率或者說I/O帶寬會再次加倍來到64GT/s,PCIe 6.0 x1單向?qū)嶋H帶寬8GB/s,PCIe 6.0 x16單向帶寬128GB/s、雙向帶寬256GB/s(3.0是32GB/s)。
PCIe 6.0將延續(xù)PCIe 3.0時代引入的128b/130b編碼方式,但加入全新的脈沖幅度調(diào)制PAM4,取代PCIe 5.0 NRZ,可以在單個通道、同樣時間內(nèi)封包更多數(shù)據(jù),以及低延遲前向糾錯(FEC)和相關(guān)機(jī)制,以改進(jìn)帶寬效率。
評論