萊迪思推出軟件解決方案Propel，加速FPGA應用開發(fā)

全球領先的低功耗可編程器件供應商 萊迪思半導體公司 近日宣布，推出全新軟件解決方案Lattice Propel?，以加速開發(fā)基于萊迪思低功耗、小尺寸FPGA的獨特應用。Propel設計環(huán)境包括了完善的IP庫（包括RISC-V處理器核和各類外設IP），可輕松實現(xiàn)組件安裝，讓不同水平的開發(fā)人員都能快速輕松地設計基于萊迪思FPGA的應用。Propel為通信、計算、工業(yè)、汽車和消費電子市場的開發(fā)人員實現(xiàn)了應用開發(fā)的自動化。

為了在更復雜的系統(tǒng)中利用FPGA的并行處理能力，設計人員在首次采用FPGA進行設計時，需要靈活、易于使用的設計解決方案，最好能夠集成所有必需的設計軟件和IP，且簡單易上手。 Lattice Propel開發(fā)工具采用按構造逐步校正（correct-by-construction）設計方法，可自動執(zhí)行大部分設計流程，從而簡化整體系統(tǒng)開發(fā)。Lattice Propel將系統(tǒng)硬件和軟件設計結合到一個工具框架中，因此軟件開發(fā)人員可以在硬件準備就緒之前就開始創(chuàng)建系統(tǒng)軟件，更快地將產品推向市場。

萊迪思半導體技術經理Gianluca Mariani表示：“萊迪思提供了完善的設計環(huán)境，支持諸如RISC-V之類的開放標準，客戶可利用我們豐富的處理器IP生態(tài)系統(tǒng)而無須購買專利技術和標準。當Lattice Propel設計環(huán)境結合FPGA的可重新編程特性，升級現(xiàn)有硬件和軟件來支持新興技術和行業(yè)標準就變得相當容易，如平臺固件保護恢復（PFR）標準。隨著Lattice Propel的發(fā)布，我們在小尺寸、低功耗嵌入式解決方案的全新路線圖上邁出了重要一步?！?/p>

萊迪思半導體高級產品經理Roger Do表示：“Propel設計環(huán)境的發(fā)布表明萊迪思致力于不斷為開發(fā)人員提供完整軟件解決方案，以簡化和加速基于萊迪思FPGA的低功耗應用的開發(fā)。FPGA開發(fā)新人也可以通過Lattice Propel GUI輕松地將IP模塊從萊迪思IP庫拖放到他們的設計中，簡化設計流程；然后，該工具將自動完成設計布局以納入新IP。而經驗豐富的開發(fā)人員可以使用Propel的腳本編輯，進行更精細的設計優(yōu)化，或者快速更新現(xiàn)有設計，將其移植到之后采用基于萊迪思FPGA的系統(tǒng)中?！?/p>

Lattice Propel設計環(huán)境的主要內容包括：

●   萊迪思Propel Builder — Propel Builder是由一套完整的圖形和命令行工具支撐、包括豐富資源的系統(tǒng)IP集成環(huán)境?？蛻艨梢酝ㄟ^它訪問萊迪思完善的、定期更新的IP服務器，從而在基于萊迪思FPGA的設計上快速應用新IP。截至今天，該服務器目前提供八個處理器和外設IP核，包括符合RISC-V RV32I的處理器核。萊迪思是首個在簡單的拖放式系統(tǒng)構建環(huán)境中提供RISC-V支持的基于SRAM和閃存的FPGA的供應商。為了簡化對復雜系統(tǒng)中IP的連接和管理，萊迪思Propel Builder提供的所有IP核均符合AMBA片上互連規(guī)范。

●   萊迪思Propel SDK — 為進一步加速在Propel設計環(huán)境中的設計實現(xiàn)，Lattice Propel SDK可以在硬件準備就緒之前就開始開發(fā)系統(tǒng)軟件。Propel SDK包括了行業(yè)標準的軟件開發(fā)工具、軟件庫和板級支持包，便于開發(fā)人員快速、輕松地構建、編譯、分析和調試其應用軟件。

Lattice Propel設計環(huán)境現(xiàn)已向客戶提供。萊迪思將于北京時間6月30日14:00舉行主題為《使用Lattice Propel設計環(huán)境在幾分鐘內構建基于處理器的系統(tǒng)》的網絡研討會。會議主要介紹何如使用Lattice Propel輕松構建、編譯、分析和調試應用系統(tǒng)。