消除馮·諾伊曼瓶頸 Imec和GF合作展示新型人工智能芯片

專注于納米電子和數(shù)字技術(shù)的比利時(shí)微電子研究中心（Imec）聯(lián)合全球領(lǐng)先的特種晶圓代工企業(yè)格芯（Global Foundries），今天對(duì)一款新型人工智能芯片進(jìn)行了硬件展示。這款人工智能芯片基于 Imec 的 Analog in Memory Computing (AiMC)架構(gòu)，利用了格芯的 22FDX 解決方案，通過層層優(yōu)化能在模擬領(lǐng)域的內(nèi)存計(jì)算硬件上執(zhí)行深度神經(jīng)網(wǎng)絡(luò)計(jì)算。

這款芯片的能效達(dá)到了創(chuàng)紀(jì)錄的 2900 TOPS/W，是低功耗設(shè)備邊緣推理的重要推動(dòng)者。這項(xiàng)新技術(shù)在隱私、安全和延遲方面的優(yōu)勢(shì)，將對(duì)從智能音箱到自動(dòng)駕駛汽車等多種邊緣設(shè)備的人工智能應(yīng)用產(chǎn)生影響。

從數(shù)字計(jì)算機(jī)時(shí)代初期開始，處理器和內(nèi)存是分開的，因此使用大量數(shù)據(jù)進(jìn)行的操作需要從內(nèi)存存儲(chǔ)中檢索出同樣多的數(shù)據(jù)元素。而這就是馮·諾伊曼瓶頸（von Neumann bottleneck）。

它是指在 CPU 與內(nèi)存之間的流量（資料傳輸率）與內(nèi)存的容量相比起來相當(dāng)小，在現(xiàn)代電腦中，流量與CPU的工作效率相比之下非常小，在某些情況下（當(dāng)CPU需要在巨大的資料上執(zhí)行一些簡(jiǎn)單指令時(shí)），資料流量就成了整體效率非常嚴(yán)重的限制。CPU將會(huì)在資料輸入或輸出內(nèi)存時(shí)閑置。由于CPU速度遠(yuǎn)大于內(nèi)存讀寫速率，因此瓶頸問題越來越嚴(yán)重。

為了解決這一挑戰(zhàn)，Imec 和包括格芯在內(nèi)的合作伙伴啟動(dòng)了工業(yè)附屬機(jī)器學(xué)習(xí)計(jì)劃， 致力于開發(fā)新的架構(gòu)，在 SRAM 單元中執(zhí)行模擬計(jì)算來消除馮·諾伊曼瓶頸。

由此產(chǎn)生的模擬推理加速器(AnIA)，建立在GF的22FDX半導(dǎo)體平臺(tái)上，能效顯著。特性測(cè)試表明，功耗效率達(dá)到峰值，即每瓦特每秒2900兆次運(yùn)算(TOPS/W)。在微型傳感器和低功耗邊緣設(shè)備中的模式識(shí)別，通常由數(shù)據(jù)中心的機(jī)器學(xué)習(xí)來驅(qū)動(dòng)，現(xiàn)在可以在這個(gè)高能效加速器上本地執(zhí)行。