<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 簡述Xilinx FPGA管腳物理約束解析

          簡述Xilinx FPGA管腳物理約束解析

          作者: 時(shí)間:2021-04-27 來源:CSDN技術(shù)社區(qū) 收藏

          引言:本文我們簡單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。

          本文引用地址:http://www.ex-cimer.com/article/202104/424914.htm

          管腳位置約束: set_property PAKAGE_PIN “管腳編號(hào)” [get_ports “端口名稱”]

          管腳電平約束: set_property IOSTANDARD “電壓” [get_ports “端口名稱”]

          舉例:

          set_property IOSTANDARD LVCMOS33 [get_ports sys_clk]

          set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]

          set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]

          set_property PACKAGE_PIN U18 [get_ports sys_clk]

          set_property PACKAGE_PIN M14 [get_ports {led[0]}

          ]set_property PACKAGE_PIN M15 [get_ports {led[1]}]

          注意:

          1)以上語法對(duì)大小寫敏感;

          2)端口名稱為數(shù)組時(shí),需要用{}括起來,端口名不能為關(guān)鍵字。

          2. 差分信號(hào)約束

          2.1 普通差分約束

          差分信號(hào)約束語法和1節(jié)中相同。此處僅舉例。

          1)HR I/O Bank,VCCO = 3.3V,HDMI接口約束

          set_property PACKAGE_PIN N18 [get_ports TMDS_clk_p]

          set_property PACKAGE_PIN V20 [get_ports {TMDS_data_p[0]}]

          set_property IOSTANDARD TMDS_33 [get_ports TMDS_clk_p]

          set_property IOSTANDARD TMDS_33 [get_ports {TMDS_data_p[0]}]

          2)HP I/O Bank,VCCO = 1.8V,HDMI接口約束

          set_property PACKAGE_PIN N18 [get_ports TMDS_clk_p]

          set_property PACKAGE_PIN V20 [get_ports {TMDS_data_p[0]}

          ]set_property IOSTANDARD LVDS [get_ports TMDS_clk_p]

          set_property IOSTANDARD LVDS [get_ports {TMDS_data_p[0]}]

          注意:

          1)差分信號(hào)約束,只約束P管腳即可,系統(tǒng)自動(dòng)匹配N管腳約束,當(dāng)然_P和_N管腳都約束也沒有問題;

          2)差分信號(hào)電平要根據(jù)VCCO Bank電壓進(jìn)行相應(yīng)的約束。

          2.2收發(fā)器差分信號(hào)約束

          1)收發(fā)器MGTREFCLK時(shí)鐘約束管腳位置約束:

          set_property LOC “管腳編號(hào)” [get_ports “端口名稱”]

          舉例:

          set_property LOC G7 [get_ports Q2_CLK0_GTREFCLK_PAD_N_IN ]

          set_property LOC G8 [get_ports Q2_CLK0_GTREFCLK_PAD_P_IN ]

          2)收發(fā)器MGT通道約束

          對(duì)于GTXE2_CHANNEL通道約束:一種方法是可以利用7系列FPGAs收發(fā)器向?qū)?,在配置好收發(fā)器配置參數(shù)后,自動(dòng)生成XDC模板,然后將該模板應(yīng)用到自己的設(shè)計(jì)中;第二種方法是自己編寫XDC約束文件,其位約束位置要參照具體原理圖信號(hào)管腳來進(jìn)行編寫約束文件。舉例:對(duì)于圖1中四通道收發(fā)器對(duì)GTXE2_CHANNEL約束。

          171a04da-a67f-11eb-aece-12bb97331649.jpg

          圖1、四通道GTX收發(fā)器框圖

          收發(fā)器通道位置約束:

          set_property LOC “ GTXE2_CHANNEL_X* Y * ” [get_cells “gtxe_2例化路徑”]

          舉例:

          1749efe2-a67f-11eb-aece-12bb97331649.jpg

          圖2、收發(fā)器通道位置約束

          注意:gtxe_2例化路徑參照?qǐng)D3所示,路徑名稱依據(jù)具體工程實(shí)現(xiàn)進(jìn)行修改。

          17712f8a-a67f-11eb-aece-12bb97331649.jpg

          圖3、gtxe_2例化路徑參照?qǐng)D




          關(guān)鍵詞: xilinx fpga

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();