小芯片Chiplet夯什么？挑戰(zhàn)摩爾定律天花板

大人物(大數(shù)據(jù)、人工智能、物聯(lián)網(wǎng))時代來臨，高效能、低功耗、多功能高階制程芯片扮演重要角色，隨著功能增加，芯片面積也越來越大，想降低芯片成本，先進(jìn)封裝技術(shù)不可或缺。棘手的是，先進(jìn)封裝技術(shù)導(dǎo)入過程中，很可能因?yàn)榱悸什环€(wěn)定導(dǎo)致成本墊高。另一方面，新功能芯片模塊在面積變大之余也要克服摩爾定律(Moore’s Law)物理極限，在晶體管密度與效能間找到新的平衡。前述兩個問題，小芯片(Chiplet)有解！
實(shí)驗(yàn)研究院臺灣半導(dǎo)體研究中心(簡稱國研院半導(dǎo)體中心)副主任謝嘉民指出，過去的芯片效能提升多仰賴半導(dǎo)體制程改進(jìn)，隨著組件尺寸越接近摩爾定律物理極限，芯片微縮的難度就越高，要讓芯片設(shè)計(jì)保持小體積、高效能，除了持續(xù)發(fā)展先進(jìn)制程，也要著手改進(jìn)芯片架構(gòu)(封裝)，讓芯片堆棧從單層轉(zhuǎn)向多層，小芯片如樂高積木「迭迭樂」的特性吸引各方關(guān)愛的眼神。
工研院信息與通訊研究所(簡稱資通所)組長許鈞瓏進(jìn)一步指出，傳統(tǒng)系統(tǒng)單芯片是將每一組件放在單一裸晶(IP)上，功能越多，硅芯片尺寸就越大，小芯片的做法則是將大尺寸多核心設(shè)計(jì)分散成不同的微小裸芯片，如處理器、模擬組件、儲存器等，再用樂高積木的概念堆棧，以封裝技術(shù)做成一顆芯片。
由于芯片數(shù)目不可能一直成長，小芯片將SoC切割成多塊小芯片的概念可以把共通功能裸晶做在一起，比方基礎(chǔ)芯片用低階制程做，上面迭高階制程小芯片，也就是異質(zhì)整合，如此，廠商可以靈活運(yùn)用，生產(chǎn)良率得以提升，更可以降低芯片成本。

小芯片的價值：突破摩爾定律+降低成本
「小芯片」并非新概念，而是半導(dǎo)體先進(jìn)封裝技術(shù)之一，最早喊出Chiplet(小芯片)名詞的是Intel和AMD，AMD Ryzen時代使用的Infinity Fabric技術(shù)堪稱小芯片濫觴。
小芯片設(shè)計(jì)源于1970年代誕生的多芯片模塊封裝方式，當(dāng)摩爾定律趨向3奈米、1奈米物理極限，小芯片技術(shù)可能為上游IC設(shè)計(jì)、EDA Tools、制造、先進(jìn)封測等產(chǎn)業(yè)鏈帶來顛覆性的改變。有別于原來設(shè)計(jì)在同一個SoC中的芯片，小芯片把儲存、計(jì)算和訊號處理等功能模塊化成裸芯片（Die），分拆成許多不同的小芯片再加以封裝，達(dá)到整合效果。
傳統(tǒng)芯片制造方法是在同一塊wafer上用同一種制程打造一塊芯片，為整合新功能芯片模塊(SoC)而增大芯片面積，勢必提高成本、降低良率，「過去封裝能力不好，要把組件做小才能在每單位塞進(jìn)更多芯片，想要提升每單位計(jì)算能力，封裝是必要手段，小芯片封裝3D立體化技術(shù)可以往上迭很多層。」謝嘉民說。

國研院半導(dǎo)體中心副主任莊英宗則指出，為降低功耗、提升速度、增加集成密度，半導(dǎo)體組件持續(xù)微縮，但微縮成本太高，也無法解決所有問題，解套方法就是讓高效能芯片使用最先進(jìn)制程制造，其它則使用符合經(jīng)濟(jì)效益的非最先進(jìn)制程制造，如I/O芯片、內(nèi)存芯片等，「Chiplet將電路分割成獨(dú)立小芯片，各自強(qiáng)化功能、制程技術(shù)及尺寸，最后整合在一起，除了克服微縮挑戰(zhàn)，還有助降低成熟芯片開發(fā)和驗(yàn)證成本?！惯@個技術(shù)趨勢也會讓原本使用不同工具鏈與設(shè)備的前后段半導(dǎo)體制程變得越來越相似。
市場研究公司Omdia指出，小芯片在2024年全球市場規(guī)模將達(dá)58億美元，與2018年的6.45億美元相較，成長約九倍之多，預(yù)估2035年市場規(guī)模將達(dá)570億美元，特別是圖形、AI、低功耗物聯(lián)網(wǎng)（IoT）、安全引擎領(lǐng)域扮演重要角色。目前主要運(yùn)用小芯片整合封裝技術(shù)的大廠包含臺積電的CoWoS/SoIC(System-on-Integrated-Chips)、Intel的2D封裝技術(shù)EMIB（Embedded Multi-die Interconnected Bridge）及Fovores 3D封裝技術(shù)、AMD的MCM(Multi-Chip-Module)芯片整合封裝技術(shù)等。


市場研究公司Omdia指出，小芯片(Chiplet)在2024年全球市場規(guī)模將達(dá)58億美元。(source：Omdia)

小芯片的應(yīng)用與發(fā)展
小芯片適合運(yùn)用在AI云端、邊緣運(yùn)算、軍事和航空等「高階少量」領(lǐng)域。航空運(yùn)用方面，美國太空總署（NASA）與波音公司共同開發(fā)特殊規(guī)格太空用高效能處理器(High Performance Spaceflight Computing Processor (HPSC Chiplet)即為一例；軍事運(yùn)用方面，美國DARPA（國防高級研究計(jì)劃局）電子復(fù)興計(jì)劃（ERI）中的CHIPS項(xiàng)目已于2017年8月啟動，目標(biāo)即為創(chuàng)造使用 Chiplets設(shè)計(jì)系統(tǒng)的芯片，未來可運(yùn)用于戰(zhàn)機(jī)、導(dǎo)彈的高效能運(yùn)算。
已有許多半導(dǎo)體業(yè)者推出小芯片高效能產(chǎn)品，創(chuàng)造更高的組件密度和容量，比方Intel Stratix 10 GX 10M FPGA采用小芯片設(shè)計(jì)，以Intel Stratix 10 FPGA 架構(gòu)及嵌入式多芯片互連橋接（EMIB）技術(shù)為基礎(chǔ)，透過EMIB融合高密度Intel Stratix 10 GX FPGA 核心邏輯芯片及I/O單元。
臺積電與Arm在2019年共同發(fā)表支持高效能運(yùn)算應(yīng)用的7奈米小芯片系統(tǒng)就是采用臺積電2.5D/3D IC一條龍制程CoWoS封裝解決方案。同樣看好小芯片系統(tǒng)級封裝及異質(zhì)整合能力，AMD 2019年也與臺積電合作7奈米先進(jìn)制程量產(chǎn)EPYC服務(wù)器處理器，以7奈米FinFET制程及4GHz Arm核心支持打造高效能運(yùn)算系統(tǒng)單芯片（System-on-Chip, SoC）。

AMD第二代EPYC系列處理器有別于第一代Chiplet方式，將Memory與I/O結(jié)合成14奈米CPU，第二代將Memory與I/O獨(dú)立成一個芯片，同時將7奈米 CPU切成8個Chiplets加以組合。
臺積電在運(yùn)算應(yīng)用方面的發(fā)展較以往數(shù)十年更多元化，包含云端運(yùn)算、大數(shù)據(jù)分析、人工智能神經(jīng)網(wǎng)絡(luò)訓(xùn)練及推理、高階智能型手機(jī)、自駕車的行動運(yùn)算等領(lǐng)域。2019年臺積電展示自行設(shè)計(jì)的小芯片This采用7奈米制程技術(shù)，CoWos封裝技術(shù)，面積僅27.28平方毫米（4.4mmx6.2mm）。臺積電近年整合SoIC(系統(tǒng)整合芯片)、InFO(整合型扇出封裝技術(shù))、CoWoS(基板上芯片封裝)等3D IC技術(shù)平臺TSMC 3DFabric，提供多用途Chiplets解決方案。
除了中國著重化合物半導(dǎo)體，全球指標(biāo)性半導(dǎo)體大廠包含內(nèi)存大廠Samsung、邏輯運(yùn)算大廠臺積電，以及CPU大廠Intel。國研院半導(dǎo)體中心副主任莊英宗與謝嘉民咸認(rèn)，三大業(yè)者在小芯片發(fā)展上各有擅長，呈鼎足之勢，5-10年內(nèi)沒有打破現(xiàn)狀的可能，不過，臺積電可能會花更多心力在小芯片研發(fā)與制程，「臺積電有太多高低階芯片可以搭配，所以更需要小芯片技術(shù)。」謝嘉民說。

莊英宗認(rèn)為，封裝技術(shù)的決勝點(diǎn)在multi chip與cost down，良率要夠才能cost down，幾大廠都在精進(jìn)中，但臺積電「武功練最好」，勝出原因是「很聚焦」，比Intel、Samsung更多元，「臺積電取市場極大化作法，3DFabric的后端制程CoWoS和InFO系列的封裝技術(shù)都掌握得非常好，所以主流市場仍由臺積電掌握。」


運(yùn)用小芯片技術(shù)的太空用高效能處理器(HPSC Chiplet)。(Source：國研院半導(dǎo)體中心)

小芯片發(fā)展需要克服的挑戰(zhàn)
小芯片雖然具有異質(zhì)整合優(yōu)勢，但目前幾家國際大廠提出的小芯片解決方案主要針對超越摩爾定律(More than Moore)，投注的資源也最多、產(chǎn)能最大、效益最高，然而，單一系統(tǒng)芯片模塊要最大化必須透過密集、高速、高帶寬連結(jié)，才能確保最佳效能水平、傳輸速度及功耗效益，因此，未來小芯片仍有諸多挑戰(zhàn)需克服。
【挑戰(zhàn)1】技術(shù)問題
小芯片組裝或封裝仍缺乏統(tǒng)一標(biāo)準(zhǔn)，各大廠都有自家方案，雖然名稱不同，離不開TSV和高密度技術(shù)。謝嘉民說，不論是芯片堆棧還是大面積拼接，都有制程上的挑戰(zhàn)，「小芯片要拋薄，要用不同材料，立體化高密度下，封裝技術(shù)的挑戰(zhàn)超乎想象，比方散熱、應(yīng)力、訊號傳遞互不干擾等問題都要一一克服?！?br/>【挑戰(zhàn)2】質(zhì)量問題
SoC是一片芯片中制造不同功能區(qū)，小芯片則是由獨(dú)立芯片功能透過封裝堆棧完成終極功能。與SoC不同，小芯片只要其中一個芯片出問題，整個系統(tǒng)都會受影響，付出的代價很高，因此，小芯片必須被獨(dú)立測試、獨(dú)立運(yùn)作以確保質(zhì)量無虞。
【挑戰(zhàn)3】散熱問題
幾個甚至數(shù)十個芯片封裝在同一個空間中，互聯(lián)機(jī)極短，散熱處理更為棘手。
【挑戰(zhàn)4】芯片互聯(lián)標(biāo)準(zhǔn)
小芯片目前還沒有共通的互聯(lián)標(biāo)準(zhǔn)，而是開發(fā)商與客戶自定義標(biāo)準(zhǔn)。小芯片需要彼此互聯(lián)的通訊互聯(lián)標(biāo)準(zhǔn)才不至于互連后Dead Lock(閉回路)。單一小芯片的通信系統(tǒng)也許可以很好地工作，但是當(dāng)小芯片全部連接在一起形成芯片網(wǎng)絡(luò)時，就可能出現(xiàn)死鎖與流量堵塞等問題。
【挑戰(zhàn)5】供應(yīng)鏈整合
電子設(shè)計(jì)自動化EDA(Electronics Design Automation)工具在半導(dǎo)體制造中越來越重要。在小芯片模式下，EDA工具商、芯片商、封測商都要與時俱進(jìn)做出改變，比方小芯片模式出現(xiàn)問題可能需要EDA工具從架構(gòu)探索甚至物理設(shè)計(jì)方面提供全面支持，不同芯片商、封裝商的進(jìn)度也需要同步。
【挑戰(zhàn)6】SdC Tool
工研院資通所組長許鈞瓏指出小芯片倉庫(IP Mall）、架構(gòu)探索與效能分析(Sowhere Defined Chiplet)工具的重要性，前者可以依產(chǎn)品需求挑選不同制程、功能的小芯片，后者可以檢測前者的效能與良率狀況，「這個Tool可以有效評估小芯片兜在一起時的整體表現(xiàn)，如芯片面積、功耗、散熱、訊號、成本等效益?！?

IntelEMIB技術(shù)，此LSI(local Si interposer)用以連結(jié)不同Die，同interposer概念。(source：國研院半導(dǎo)體中心)

小芯片與SoC共存互利 各領(lǐng)風(fēng)騷
小芯片具有異質(zhì)整合能力，也被視為突破摩爾定律(Moore’s Law)物理極限、提高芯片運(yùn)算力、降低成本的良策，它會是摩爾定律的「最后一棒」，甚至取SoC而代之嗎？工研院資通所組長許鈞瓏認(rèn)為，小芯片會不會是摩爾定律的最后一棒很難說，但繼續(xù)夯個十年應(yīng)該沒問題，「設(shè)計(jì)、封裝等面向都有持續(xù)改善的空間，未來還會在這個方向上繼續(xù)精進(jìn)發(fā)展?！?br/>他進(jìn)一步說明，小芯片是把芯片的某些特定功能做成很小的die，臺積電的CoWoS、Intel的EMID都是封裝技術(shù)的突破，目的是為了異質(zhì)整合，不用像SoC在同一制程下封裝。不過，小芯片在應(yīng)用端上主要是高速運(yùn)算部分，適合少量多樣產(chǎn)品，如追求快速、低成本的AI、服務(wù)型機(jī)器人、自駕車等，「越智能越需要小芯片，比方服務(wù)型機(jī)器人具有影像及聲音辨識功能，如果想更新其中一部分功能，只要更換小芯片上的一顆Die即可?！筍oC系統(tǒng)芯片則適合生命周期較長、量大、短期不須置換或更新的產(chǎn)品，如手機(jī)芯片，「就算蘋果推出新產(chǎn)品，具有照相、運(yùn)算、視訊等功能的SoC板基本不會變，這類產(chǎn)品用不到小芯片?！?br/>與AI有關(guān)的芯片如CNN卷積神經(jīng)網(wǎng)絡(luò)（Convolutional Neural Networks)及RNN遞歸神經(jīng)網(wǎng)絡(luò)（Recurrent Neural Networks）芯片做在一塊SoC里成本相當(dāng)高，「AI是不斷學(xué)習(xí)、智能導(dǎo)向，用SoC做死就沒有功能了，但小芯片可以找到相對應(yīng)的功能，成本較低，置換也比較容易?！刮磥砣缬衅渌悄苄枨?，如語言需求，可以搭NLP(Natural Language Processing)芯片，不同智能需求堆棧不同的小芯片，量身打造客制化、機(jī)動性高的產(chǎn)品。由于日常生活不太需要與航空、軍事或AI運(yùn)算有關(guān)的高端產(chǎn)品，因此，小芯片不會完全取代SoC，兩者各有擅長，視產(chǎn)品需求、成本等考慮選擇適合的技術(shù)。

國研院半導(dǎo)體中心副主任謝嘉民強(qiáng)調(diào)，小芯片不是新概念，但新的應(yīng)用方式可以增強(qiáng)驅(qū)動能力，「讓小芯片發(fā)揮更好的效能，必須克服研發(fā)與制程問題，整合好就能用得更好?！?br/>國研院半導(dǎo)體中心副主任莊英宗從異質(zhì)整合角度看小芯片未來發(fā)展，他認(rèn)為多芯片IP發(fā)展已相當(dāng)精致多元，許多大廠搶食這塊大餅，卻忽略IoT等新創(chuàng)事業(yè)的發(fā)展性，「IoT未來趨勢很多，profit很大，因?yàn)椴蝗菀鬃?，所以?shí)現(xiàn)的很少?！谷铡㈨n等國已著墨小芯片多樣性少量制造如車用傳感器等產(chǎn)品，「未來小芯片的決戰(zhàn)場可能在IoT，建議政府、產(chǎn)學(xué)界加速推動?！?br/>