<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 網絡與存儲 > 設計應用 > 基于FPGA的一種DDR4存儲模塊設計

          基于FPGA的一種DDR4存儲模塊設計

          作者:謝晨,卓敏(安徽財經大學,安徽 蚌埠 233030) 時間:2021-08-30 來源:電子產品世界 收藏
          編者按:5G通信的主要特征包括“高速率、大帶寬”,為了滿足高速率、大帶寬數據的傳輸要求,需要一種存儲技術對數據進行存儲。本文就存儲技術結合DDR4協議,設計了一種DDR4傳輸機制,本研究采用高性能的XCVU9P系列的FPGA芯片作為控制芯片,使用其內部自帶的DDR4 SDRAM(MIG)IP核進行例化核設計。經過驗證,實現在250 MHz時鐘下對DDR4 SDRAM的讀/寫操作,數據無丟失,能夠保證高速率、大帶寬數據正常傳輸,該傳輸機制具有良好的可靠性、適用性及有效性。

          0   引言

          本文引用地址:http://www.ex-cimer.com/article/202108/427904.htm

          隨著通信技術的不斷發(fā)展,5G 技術作為當前新一代通信的熱點技術將面臨很多研究課題,除了要傳輸低速率、小帶寬數據外,還需要分析數據,分析帶寬從100 MHz 提高到1 GHz,甚至更高帶寬。當前最大的難題就是5G 的傳輸將會導致信號的帶寬變大,因此對這些的數據流進行實時處理將變得更加困難[1]。伴隨著數字化的高速發(fā)展,目前存儲是大容量數據存儲系統(tǒng)的核心部分,甚至會影響到系統(tǒng)的性能。DDR最大的特點就是傳輸速率是時鐘的兩倍,數據同時在上升沿和下降沿同時采樣[2]。本文提出一種基于 SDRAM 的高速數據緩存技術,主控器選用Xilinx 公司XCVU9P 系列 芯片,數據緩存器選用MT40A512M16HA-083E,通過對 SDRAM 的存儲尋址原理及 IP 核的讀寫控制邏輯的研究,實現了在250 MHz 的時鐘下,DDR4SDRAM 能夠正常進行讀寫操作。經過測試驗證,讀寫數據正常,無數據丟失。

          1   整體設計方案

          整體設計方案使用模塊化,主要包括光口傳輸模塊、DDR4 存儲模塊、SRIO 接口模塊。本設計主要對控制芯片 內部邏輯進行了優(yōu)化設計,其中包括DDR4控制器、不同時鐘域之間的數據緩存FIFO。整體方案傳輸流程如圖1 所示。

          image.png

          ●   光口模塊:主要是接收采集模塊傳輸過來的數據。

          ●   DDR4 存儲模塊:用于緩存數據,由于SRIO 接口的數據傳輸速率慢,需要通過DDR4 存儲模塊先將高速數據存儲到DDR4 中,然后再通過SRIO 的時鐘將數據傳輸給SRIO 接口模塊。

          ●   SRIO 接口模塊:接收DDR4 讀出來的數據,然后傳輸給上位機進行測試分析。

          2   DDR4 SDRAM內部結構

          DDR4 SDRAM 是一種內部可配置高速動態(tài)隨機存儲器,其內部由多個Bank 組成,Bank 又是由很多行和列構成[3],DDR4 的尋址操作就是對行列地址進行操作。DDR4存儲器有幾個重要概念,即Bank、Bank Group及Page, 例如512Mx16 的8 Gb 容量的DDR4, 內部主要包括2 個Bank Group,每個Bank Group 包括4 個Bank[3]。每個Bank 是由多個Page 組成的,通過多Page地址去選擇相應的Page。

          3   DDR4控制器模塊設計

          DDR4 控制器模塊設計如圖2 所示,將控制器分為IDLE、WR-DELAY、DDR-WR_s、RD_DELAY 和DDR_RD_s 五個模塊。

          1630308264616878.png

          ●   IDLE:初始化狀態(tài)。主要對DDR4 內部的信號進行初始化。當收到rd_en_reg 和rd_dat_s_reg 信號同時有效時,將進入RD_DELAY 狀態(tài);當收到wr_en_reg 信號有效時,進入WR_DELAY 狀態(tài);如果在該狀態(tài)下沒有收到相應的有效信號將繼續(xù)保持該狀態(tài)。

          ●   WR-DELAY:寫等待狀態(tài)。當在此狀態(tài)下收到rd_en_reg 有效時將會跳到IDLE 狀態(tài);在沒有收到rd_en_reg 有效時,根據條件app_bl_cnt >= WR_BURST_CNT 來判斷是否已經寫到規(guī)定的數據量,如果已經寫到規(guī)定的數據量,將繼續(xù)保持在該狀態(tài),等待其他有效信號的到來,如果沒有寫到規(guī)定的數據量,判斷寫FIFO的wr_prog_empty 信號,如果wr_prog_empt 無效則跳轉到DDR_WR_S狀態(tài),反之wr_prog_empt 有效, 則繼續(xù)在該狀態(tài)下等待有效信號到來。

          ● DDR_WR_s:寫狀態(tài)。此狀態(tài)主要是往DDR4 里寫數據,由于DDR4 IP 核內的Burst Length 設為了8[4],所以根據條件ddr_cnt ==WR_BURST_NUM 來判斷,當ddr_cnt 計數到了WR_BURST_NUM 的值時,會跳轉到WR-DELAY 狀態(tài),如果沒有計數到WR_BURST_NUM 的值,則繼續(xù)保持在該狀態(tài)。

          ● RD_DELAY:讀等待狀態(tài)。當在此狀態(tài)下收到wr_en_reg 有效時將會跳轉到IDLE 狀態(tài);在沒有收到wr_en_reg 有效時,根據讀FIFO 的rd_prog_full 信號來判斷,如果rd_prog_full 有效時則繼續(xù)在該狀態(tài)下等待,若無效則根據條件app_bl_cnt >= RD_BURST_CNT 來判斷,如果計數達到了設定的讀數據量,則會跳轉到IDLE 狀態(tài),若沒有到達設定的讀數據量,則跳轉到DDR_RD_s 狀態(tài)。

          ● DDR_RD_s:讀狀態(tài)。此狀態(tài)主要是將DDR4里的數據往外讀,根據條件ddr_cnt >= RD_BURST_CNT 來判斷,當計數達到設定的讀數據量時則會跳轉到IDLE 狀態(tài),如果沒有達到設定的讀數據量,且讀FIFO 的rd_prog_full 信號有效,則會繼續(xù)在該狀態(tài)下讀取DDR4 里的數據。

          4   仿真驗證

          采用Vivado 2018.3 軟件,其中 芯片型號為XCVU9P-flga2104-1-i,進行開發(fā)板上驗證。在光口模塊產生一組遞增數,通過光口將數據發(fā)送給DDR4 存儲模塊。通過在ILA 抓取相應的信號來觀察DDR4。圖3 是通過ILA 抓取的DDR4 內部信號狀態(tài)圖[5]。

          1630308386472987.png

          圖3 DDR4寫狀態(tài)1

          通過圖3 可以看出,一開始DDR4 處于初始化狀態(tài),當wr_en_reg 變成高電平時,state 跳轉到WR_DELAY狀態(tài);當wr_prog_empty 變成低電平時,state 跳轉到DDR_WR_s 狀態(tài)。之后,當app_bl_cnt 計數到96250時,state 跳轉到WR_DELAY;如果對寫數據部分放大,可以看出數據是遞增數;當rd_en_reg 和rd_dat_s_reg同時有效時,state 從IDLE 狀態(tài)跳轉到RD_DELAY 狀態(tài),當rd_prog_full 為低電平時,且app_bl_cnt 未計數到RD_BURST_CNT, 這個state 從RD_DELAY 狀態(tài)跳轉到DDR_RD_s 狀態(tài);當ddr_cnt 計數到768000 時,state 從DDR_RD_s 狀態(tài)跳轉到IDLE 狀態(tài);圖4 是對讀數據部分放大,可以看出數據是正整數。

          1630308438104193.png

          圖4 DDR4讀狀態(tài)3

          5   結束語

          本研究在Xilinx 公司的XCVU9P 系列FPGA 芯片上完成了DDR4 存儲模塊的讀寫狀態(tài)機的設計、代碼編寫以及驗證。使用其內部自帶的DDR4 SDRAM(MIG)IP 核進行例化核設計。經過開發(fā)板上驗證,實現在250 MHz 時鐘下對DDR4 SDRAM 的讀/ 寫操作,數據無丟失,能夠保證高速率、數據正常傳輸,該傳輸機制具有良好的可靠性、適用性及有效性。

          參考文獻:

          [1] 袁行猛,陳亮,徐蘭天.基于CPRI協議的5G基帶數據傳輸技術的研究與實現[J].電子產品世界,2019,26(04):41-45+61.

          [2] 張亞軍.實時頻譜儀的數字中頻處理設計與實現[D].成都:電子科技大學,2017.

          [3] 汪繼友.一種特殊應用場景下的DDR4寫緩沖設計與驗證[D].合肥:安徽大學,2019.

          [4] 蘇健淵.基于ARM+FPGA的多屏圖像顯示系統(tǒng)研究[D].西安:西安電子科技大學,2014.

          [ 5 ] 武春鋒. 基于DDR4 SDRAM的光電圖像實時存儲技術研究[D].北京:中國科學院大學,2018.

          (本文來源于《電子產品世界》雜志2021年8月期)



          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();