外媒稱三星3nm工藝良品率可能仍遠不及預(yù)期 僅10%-20%

據(jù)國外媒體報道，在2月份有報道稱臺積電的3nm工藝遇到良品率難題，可能影響到AMD、英偉達等部分客戶的產(chǎn)品路線圖之后，又出現(xiàn)了三星電子3nm工藝的良品率遠不及預(yù)期的消息。

韓國媒體的報道顯示，三星電子3nm制程工藝的良品率，才到10%-20%，遠不及公司期望的目標，在提升3nm工藝的良品率方面，也陷入了掙扎。另外，三星4nm工藝制造的良率也不盡如人意，僅為30%-35%。

三星電子和臺積電是目前已順利量產(chǎn)5nm工藝，并在推進3nm工藝量產(chǎn)事宜的晶圓代工商，與臺積電繼續(xù)采用鰭式場效應(yīng)晶體管（FinFET）架構(gòu)不同，三星電子3nm工藝采用的是全環(huán)繞柵極晶體管（GAA）技術(shù) —— GAA可以實現(xiàn)四邊充當電流通道，而FinFET則只有三邊。

在全球晶圓代工市場份額連續(xù)多年遠不及臺積電的三星電子，對他們的3nm制程工藝寄予厚望。在去年6月份就曾有報道稱，三星電子的3nm工藝已成功流片，距離量產(chǎn)又更近了一步，計劃在今年6月份開始量產(chǎn)。

不過，三星電子3nm工藝的良品率遠不及預(yù)期，還只是外媒的報道，并不是三星方面公布的消息。但如果三星電子3nm工藝的良品率，真如外媒報道的那樣遠低于目標，可能也會影響到最終的交付量，進而影響相關(guān)廠商的產(chǎn)品路線圖。

值得注意的是，在今年2月份曾有報道稱，三星重要客戶高通明年將推出的3nm工藝應(yīng)用處理器，將交由臺積電代工，同時由于4nm工藝的良品率低，高通也已將部分驍龍8 Gen 1交由臺積電代工，不再由三星電子獨家代工。