東芝第三代 SiC MOS 性能提升 80%，將在 8 月下旬量產(chǎn)

據(jù)東芝近日官網(wǎng)宣布，他們的第三代 SiC MOSFET（碳化硅場(chǎng)效應(yīng)管）計(jì)劃在今年 8 月下旬開(kāi)始量產(chǎn)。

據(jù)了解，該新產(chǎn)品使用全新的器件結(jié)構(gòu)，具有低導(dǎo)通電阻，且開(kāi)關(guān)損耗與第二代產(chǎn)品相比降低了約 20%。

2020 年 8 月，東芝利用這項(xiàng)新技術(shù)量產(chǎn)了第二代 SiC MOSFET ——1.2kV SiC MOSFET。這是一種將 SBD 嵌入 MOSFET 的結(jié)構(gòu)，將其與 PN 二極管 并聯(lián)放置 ，能將可靠性提升 10 倍 。

雖然上述器件結(jié)構(gòu)可以顯著提升可靠性，可它卻有著無(wú)法規(guī)避的缺點(diǎn) —— 特定導(dǎo)通電阻和性能指標(biāo)（Ron *Q gd）會(huì)增加，從而降低 MOSFET 的性能；此外，為了降低導(dǎo)通電阻，第二代 SiC MOSFET 必須增加芯片面積 ，而這也會(huì)帶來(lái)成本的增加。

因此，東芝加緊對(duì)該器件 結(jié)構(gòu)進(jìn)行完善，并據(jù)此研發(fā)了第三代 SiC MOSFET。優(yōu)化電流擴(kuò)散層結(jié)構(gòu)，縮少單元尺寸。經(jīng)實(shí)驗(yàn)驗(yàn)證，相比第二代 SiC MOSFET，東芝新的器件結(jié)構(gòu)將特定導(dǎo)通電阻降低了 43% ，Ron *Qgd 降低了 80% ，開(kāi)關(guān)損耗降低約 20%。

東芝最新公告表明，采用新器件結(jié)構(gòu)技術(shù)的第三代 SiC MOSFET 將在 8 月量產(chǎn) ，印證了東芝正在加緊布局 SiC 業(yè)務(wù)，并步入 IDM 模式 的正軌。

今年 Q1，東芝宣布將利用自身在半導(dǎo)體制造設(shè)備技術(shù)方面的優(yōu)勢(shì)，在內(nèi)部生產(chǎn)用于功率半導(dǎo)體的 碳化硅外延片 ；并且投資 55 億 用于功率器件擴(kuò)產(chǎn)，包括建設(shè) 8 英寸 的碳化硅和氮化鎵生產(chǎn)線(xiàn)。

東芝表示，未來(lái)這種“外延設(shè)備 + 外延片 + 器件”的垂直整合模式 ，有利于他們搶占鐵路、海上風(fēng)力發(fā)電、數(shù)據(jù)中心以及車(chē)載等市場(chǎng)。