全新 IAR Embedded Workbench for RISC-V 支持 Andes CoDense?擴(kuò)展

瑞典烏普薩拉 - 2022 年 11 月 17 日 - 嵌入式開(kāi)發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR Systems^? 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版現(xiàn)已完全支持 Andes Technology（晶心科技）旗下 AndeStar? V5 RISC-V 處理器的 CoDense? 擴(kuò)展。CoDense? 是處理器 ISA（指令集架構(gòu)）的專利擴(kuò)展，能夠幫助 IAR 的工具鏈生成緊湊的代碼，從而節(jié)省目標(biāo)處理器上的閃存，而在之前版本中已實(shí)現(xiàn)支持的 AndeStar? V5 DSP/SIMD 和性能擴(kuò)展則有助于提供更高的應(yīng)用性能。AndesCore? RISC-V CPU IP 推出后不久，IAR Systems 就率先適配支持，以便為客戶提供完整的開(kāi)發(fā)工具鏈，包括強(qiáng)大的 IAR C/C++ 編譯器? 和全面的調(diào)試器（符合 ISO 26262 的功能安全認(rèn)證版本也有全面的調(diào)試器）。

晶心科技是 RISC-V International的創(chuàng)始成員之一，也是高性能/低功耗 32/64 位嵌入式處理器 IP 解決方案的領(lǐng)先供應(yīng)商。此次晶心科技和 IAR Systems 聯(lián)合推出的解決方案及其強(qiáng)大的安全應(yīng)用設(shè)計(jì)方法將幫助客戶加速開(kāi)發(fā)，包括認(rèn)證過(guò)程，從而加快他們的產(chǎn)品上市時(shí)間。AndeStar? V5 中新加入的 CoDense? 擴(kuò)展是 Andes 在可擴(kuò)展 RISC-V 標(biāo)準(zhǔn)指令基礎(chǔ)上擴(kuò)展的代碼量壓縮功能。該擴(kuò)展功能已經(jīng)在使用 AndeStar? V3 處理器的超過(guò) 100 億顆 SoC 中得到了驗(yàn)證。除了對(duì) CoDense? 的支持，最新 3.11 版本的 IAR Embedded Workbench for RISC-V 還將支持帶有“P”擴(kuò)展的 0.9.11（Packed-SIMD 指令的標(biāo)準(zhǔn)擴(kuò)展）以及增強(qiáng)的 SMP（對(duì)稱多處理）和 AMP（非對(duì)稱多處理）多核調(diào)試。此外，開(kāi)發(fā)人員肯定會(huì)喜歡專門(mén)為 Visual Studio Code 開(kāi)發(fā)的新 IAR Build 和 IAR C-SPY Debug 擴(kuò)展，方便他們利用 IAR Systems 的強(qiáng)大工具，在 Visual Studio Code 編輯器中構(gòu)建和調(diào)試他們的代碼。

久經(jīng)考驗(yàn)的 IAR Embedded Workbench 以其一流的代碼體積優(yōu)化功能，在眾多 RISC-V 開(kāi)發(fā)者中久負(fù)盛名，旨在幫助企業(yè)使用體積更小的芯片或?yàn)楝F(xiàn)有平臺(tái)增加更多的功能。由于代碼是利用工具鏈的先進(jìn)優(yōu)化技術(shù)生成的，因此在 EEMBC 認(rèn)證實(shí)驗(yàn)室的 CoreMark 測(cè)試中，其表現(xiàn)出令人信服的快速代碼和行業(yè)領(lǐng)先的性能。內(nèi)含的 C-SPY 調(diào)試器使開(kāi)發(fā)人員能夠完全實(shí)時(shí)地控制應(yīng)用，其中包括使用復(fù)雜的斷點(diǎn)、Profiling、代碼覆蓋、帶有中斷的時(shí)間線和功耗記錄。而完全集成的代碼分析工具確保代碼能夠符合特定的標(biāo)準(zhǔn)，如 MISRA C（2004 年和 2012 年），以及最佳編程實(shí)踐，如CWE 和 CERT C 安全編碼標(biāo)準(zhǔn)。此外，還有功能安全開(kāi)發(fā)認(rèn)證版本的 IAR Embedded Workbench for RISC-V，該版本配有安全報(bào)告和安全指南，適用于十個(gè)不同的標(biāo)準(zhǔn)，例如汽車或工業(yè)應(yīng)用。 

晶心科技總裁兼首席技術(shù)官 Charlie Su 博士表示： “我們很高興 IAR Systems 能為 AndeStar? V5 RISC-V 處理器提供全面的支持，特別是對(duì)專利 CoDense? 擴(kuò)展的增強(qiáng)。CoDense? 將代碼密度大幅增加了兩位數(shù)，因此受到 MCU 或 IoT 應(yīng)用的歡迎。我們預(yù)計(jì) IAR Embedded Workbench 與 AndeStar? V5 RISC-V 擴(kuò)展的強(qiáng)強(qiáng)聯(lián)手，能為 RISC-V 社區(qū)提供高達(dá) 30% 的性能提升。” 

IAR Systems 首席技術(shù)官 Anders Holmberg 表示：“得益于與晶心科技的密切合作，我們很早就為 AndeStar? V5 DSP/SIMD 和性能擴(kuò)展提供了支持，現(xiàn)在又將完全支持 Andes CoDense?，在 RISC-V C 擴(kuò)展之上實(shí)現(xiàn)了代碼量的壓縮。在代碼尺寸和性能之間取得平衡，將大幅提升產(chǎn)品或項(xiàng)目的總投資回報(bào)率。有了 CoDense? 的支持，我們將賦能用戶，幫助他們實(shí)現(xiàn)這種平衡。”