基于USB總線的ADSP-TS101S鏈路口加載
加入技術(shù)交流群
2 TS101的軟件設(shè)計(jì)流程及加載引導(dǎo)方式
TS101的軟件設(shè)計(jì)流程如圖2所示。其中，鏈接描述文件(．LDF)定義了整個系統(tǒng)的存儲器配置和程序中數(shù)據(jù)及代碼的具體存放位置。加載核文件(．DXE)是指加載引導(dǎo)核程序，其大小為32 bit，放在加載文件的起始部分，其功能是用來實(shí)現(xiàn)TS101的正確引導(dǎo)。ADI公司在其DSP集成開發(fā)環(huán)境Visual DSP++安裝目錄的ldr子目錄下提供了標(biāo)準(zhǔn)加載核文件及相應(yīng)的源程序(．ASM)和鏈接描述文件。一般可直接使用提供的標(biāo)準(zhǔn)加載核文件或?qū)ζ湎鄳?yīng)的源程序進(jìn)行簡單修改，重新編譯鏈接生成所需的加載核文件。加載文件是由引導(dǎo)加載器(elfloader)將可執(zhí)行文件進(jìn)行一定的格式變化，并在起始位置附加上加載核文件生成的。本文引用地址：http://www.ex-cimer.com/article/202238.htm
加載程序的外部設(shè)備可以直接向鏈路口緩沖寫入數(shù)據(jù)，只要寫入速率不超過DSP的主時鐘頻率即可。此處的外部設(shè)備采用計(jì)算機(jī)的USB總線。鑒于FPGA在數(shù)字電路系統(tǒng)設(shè)計(jì)中具有可靠性高、設(shè)計(jì)靈活、易于開發(fā)等優(yōu)點(diǎn)，本文采用FPGA進(jìn)行Link Port與USB的接口設(shè)計(jì)，使USB的輸出滿足Link Port的協(xié)議，以實(shí)現(xiàn)DSP的鏈路口加載。
3 USB總線及其與Link Port的接口
采用FPGA實(shí)現(xiàn)基于USB總線的TS101的Link Port加載結(jié)構(gòu)框圖如圖3所示。
3．1 Link Port發(fā)送模塊
ADI公司網(wǎng)站上有推薦的實(shí)現(xiàn)TS101的Link Port收發(fā)協(xié)議的VHDL代碼，但是比較復(fù)雜，鑒于本文只需要使用Link Port的發(fā)送功能，且無需緩沖，故根據(jù)圖1所示的最小Link Port配置編寫代碼，實(shí)現(xiàn)Link Port發(fā)送功能。基于FPGA的TS101的Link Port發(fā)送模塊結(jié)構(gòu)框圖如圖4所示。
評論