PolarFireR FPGA Splash套件的JESD204B串行接口標準
Microchip的PolarFireR FPGA產品業(yè)界認證具有出色可靠的低功率、高安全性組件,一直被廣泛應用于有線和無線通信、國防、航空、工業(yè)嵌入式、人工智能、圖像處理等不同范疇。本文將介紹如何在PolarFire Splash套件上實現(xiàn)JESD204B獨立設計,并搭配GUI演示應用的電路板。此設計是使用PolarFire高速構建的參考設計收發(fā)器模塊,以及CoreJESD204BTX和CoreJESD204BRX IP內核。它在運行時透過收發(fā)器將CoreJESD204BTX數(shù)據發(fā)送到CoreJESD204BRX IP內核。此設置有助于獨立的JESD不需要模擬轉換器(ADC)或數(shù)字轉換器接口。
Microchip的PolarFire FPGA具有嵌入式高速收發(fā)器模塊,可以處理的數(shù)據速率從250 Mbps到12.5 Gbps不等。收發(fā)器(PF_XCVR)模塊集成了幾個功能以支持 FPGA多種高速串行協(xié)議。JESD204B是一種高速串行JEDEC委員會制定的數(shù)據轉換器接口標準。JESD204B標準減少了高速數(shù)據轉換器和接收器之間的數(shù)據輸入和輸出數(shù)量。Microchip提供發(fā)射器的CoreJESD204BTX和CoreJESD204BRX IP 內核以及JESD204B標準的接收器接口。這些IP內核易于與JESD204B的數(shù)據轉換器整合,以開發(fā)無線基礎設施等高帶寬應用收發(fā)器、無線電、醫(yī)學成像系統(tǒng)以及雷達和安全通信。這些IP內核支持從x1到x8的鏈路寬度,以及每通道250 Mbps到12.5 Gbps的鏈路速率使用子類0、1和2。
設計要求如下表一列出了軟件、硬件與IP運行展示所需的資源,大家也可從Microchip網站下載參考設計與開發(fā)軟件來實現(xiàn)。
以下PolarFire JESD204B演示設計,連接符合JESD204B標準的數(shù)據轉換器,它帶有PolarFire的組件。這個設計中的硬件實現(xiàn)如圖一所示。
1. DATA_HANDLE_0與GUI接口,GUI支持選擇PRBS或波形輸入。
2. DATA_HANDLE_0將輸入選擇傳遞給DATA_GENERATOR_0模塊,后者生成相應的輸入數(shù)據并將其發(fā)送到CoreJESD204BTX IP內核。
3. CoreJESD204BTX IP內核執(zhí)行基于配置生成的JESD204B發(fā)送器功能,并將數(shù)據發(fā)送到PF_XCVR(收發(fā)器)IP內核。
4. 編碼數(shù)據由CoreJESD204BRX IP內核接收,因為PF_XCVR模塊的TX和RX通道被環(huán)回。
5. CoreJESD204BRX IP核根據配置執(zhí)行JESD204B接收器功能,并將數(shù)據發(fā)送到 GUI以查看所選輸入。
圖二所示為在LiberoR SoC實現(xiàn)JESD204B通訊演示硬件IP。
圖(三)為透過Libero SoC 撰寫測試模擬JESD204B所得的訊號。
本文利用仿真驗證,并確認此訊號無誤,再將此開發(fā)設計程序燒入FPGA中做驗證。圖(四)開發(fā)實體參考設計PolarFire Splash EVB實體圖。
利用PolarFire Splash EVB連接PC,并搭配GUI做驗證,得到CoreJESD204BRX 收到的波形,如圖(五)所示。由此圖可得知實際測試與模擬的波形是相同。
本文所探討JESD204B Standalone Interface,利用理論實作搭配GUI驗證與仿真訊號分析,得到符合的訊號波形。以減少設計開發(fā)時程。若有任何疑問,歡迎參閱Microchip網頁了解更多相關的產品信息,或與我們聯(lián)絡。
以下亦列出了更多有關JESD204B標準和IP內核的信息的供各位讀者參考。
?有關PolarFire收發(fā)器模塊、PF_TX_PLL和PF_XCVR_REF_CLK的信息,請參閱UG0677:PolarFire FPGA收發(fā)器用戶指南。
? 有關 PF_URAM(PF Micro SRAM)的更多信息,請參閱UG0680:PolarFire FPGA Fabric用戶指南。
? 有關CoreJESD204BTX的更多信息,請參閱CoreJESD204BTX手冊。
? 有關CoreJESD204BRX的更多信息,請參閱CoreJESD204BRX手冊。
? 有關Libero、ModelSim和Synplify的更多信息,請參閱Microchip Libero SoC PolarFire網頁。
參考來源:
[1] DG0796 Demo Guide PolarFire FPGA Splash Kit JESD204B Standalone Interface
本文作者為:Microchip主任應用工程師 鄭世仁
評論