Astera Labs推出云規(guī)?；ゲ僮鲗嶒炇?實現(xiàn)大規(guī)模無縫部署CXL解決方案

先進的專用連接解決方案公司Astera Labs（Astera Labs）近日宣布，擴展其CXL為基礎的CPU、內存模塊和操作系統(tǒng)。

Astera Labs首席產(chǎn)品官Casey Morrison表示：“Compute Express Link?（CXL?）經(jīng)證明是數(shù)據(jù)中心系統(tǒng)里關鍵的內存互連技術，但是，多種應用場景和快速成長的生態(tài)系統(tǒng)是大規(guī)模無縫部署CXL解決方案的重大挑戰(zhàn)?；贏ries PCIe? Smart Retimers云端互操作性實驗室擁有全面的內存壓力測試、CXL協(xié)議檢查和電氣穩(wěn)健性測量工具，對CPU、Leo智能內存控制器和各種內存模塊在實際應用場景下的性能和互操作性進行驗證。測試涵蓋從物理層到應用層的四個關鍵領域，包括PCIe電氣、內存、CXL合規(guī)性以及重復數(shù)千次的系統(tǒng)級測試。

Astera Labs正在與行業(yè)領導者合作進行互操作性測試，為不斷成長的CXL市場提供CPU和內存模塊。

CXL聯(lián)盟主席Jim Pappas表示：“CXL聯(lián)盟（CXL Consortium）舉辦活動旨在測試成員公司的產(chǎn)品是否符合我們的規(guī)范。憑借其云規(guī)?；ゲ僮鲗嶒炇?，Astera Labs將嚴格的互操作性測試從物理級別擴展到系統(tǒng)級別，包括各種主機、內存和操作系統(tǒng)。作為CXL聯(lián)盟的貢獻成員，Astera Labs的供應商中立方式將有助于加速將CXL內存解決方案推向市場?！?/p>

AMD服務器系統(tǒng)架構師高級研究員Mahesh Wagh表示：“標準合規(guī)性和即插即用功能是發(fā)展CXL生態(tài)系統(tǒng)的重要一步。第4代霄龍（AMD EPYC?）處理器與CXL1.1標準兼容，有助于創(chuàng)建可組合的架構，提供客戶所需的基礎架構靈活性、安全性和性能要求。我們贊賞Astera Labs對互操作性測試的承諾，并期待繼續(xù)合作，提供真正的異構計算?！?/p>

英特爾公司高級研究員Debendra Das Sharma博士表示：“英特爾致力于加速CXL生態(tài)系統(tǒng)，我們期待繼續(xù)與Astera Labs合作，參與其云規(guī)?；ゲ僮鲗嶒炇遥屛覀兊目蛻裟軌蚋p松部署可靠且可互操作的CXL解決方案?！?/p>

美光高級副總裁兼計算和網(wǎng)絡業(yè)務部總經(jīng)理Raj Hazra表示：“美光正在為使用CXL的數(shù)據(jù)中心提供內存創(chuàng)新，我們正與Astera Labs合作，在其云規(guī)?；ゲ僮鲗嶒炇覝y試我們的DDR內存解決方案。我們將共同緩解內存帶寬瓶頸，提供可互操作的解決方案，為數(shù)據(jù)中心和云基礎設施客戶帶來更大的靈活性?！?/p>

SK海力士副總裁兼DRAM應用工程組負責人Hyungsoo Kim表示：“我們擁有廣泛的高性能和高密度DDR5 DRAM產(chǎn)品系列，可實現(xiàn)CXL附加內存擴展和池化（pooling）的全部潛力，為云服務器服務。通過總部和美國工程中心的貢獻，SK海力士很高興與Astera Labs合作，在其云規(guī)?；ゲ僮鲗嶒炇抑序炞C我們的內存，讓我們的客戶能夠確信我們的解決方案將與Astera Labs的CXL控制器和客戶選擇的CPU無縫互操作?！?/p>