未來十年AI市場：驚人的增長

到 2033 年，全球 AI 芯片市場將增長到 2576 億美元，屆時最大的三個垂直行業(yè)是 IT 和電信、銀行、金融服務(wù)和保險 (BFSI) 以及消費電子。人工智能正在改變我們所知的世界；從 2016 年 DeepMind over Go 世界冠軍李世石的成功，到 OpenAI 的 ChatGPT 強大的預(yù)測能力，人工智能訓練算法的復(fù)雜性正在以驚人的速度增長，其中運行新開發(fā)的訓練算法所需的計算量似乎大約每四個月翻一番。為了跟上這種增長的步伐，人工智能應(yīng)用程序需要的硬件不僅是可擴展的——允許隨著新算法的引入而延長壽命，同時保持較低的運營開銷——而且能夠在接近最終用戶的地方處理越來越復(fù)雜的模型。全面實現(xiàn)有效的物聯(lián)網(wǎng)需要雙管齊下的方法，即在云端和邊緣處理人工智能。

經(jīng)過專家分析師一段時間的專注研究，IDTechEx 發(fā)布了一份報告，對全球 AI 芯片技術(shù)格局和相應(yīng)市場提供了獨特的見解。包含與用于 AI 目的的 90 nm 至 3 nm 節(jié)點芯片的制造、設(shè)計、組裝、測試和封裝以及操作成本相關(guān)的嚴格計算。隨著半導體制造商轉(zhuǎn)向 3 nm 以上的更先進節(jié)點，IDTechEx 對設(shè)計成本和制造成本（每片晶圓的投資）進行了預(yù)測。

智能硬件的興起

設(shè)計硬件來實現(xiàn)某種功能的概念，特別是如果該功能是通過將對它們的控制從主（主機）處理器上移開來加速某些類型的計算，這并不是一個新概念；計算的早期看到 CPU（中央處理單元）與數(shù)學協(xié)處理器配對，稱為浮點單元 (FPU)，其目的是將復(fù)雜的浮點數(shù)學運算從 CPU 卸載到這個專用芯片，因為后者可以以更有效的方式處理計算，從而釋放 CPU 以專注于其他事情。隨著市場和技術(shù)的發(fā)展，工作負載也在發(fā)展，因此需要新的硬件來處理這些工作負載。這些專門工作負載之一的一個特別值得注意的例子是 GPU 的制作。

正如計算機圖形需要不同類型的芯片架構(gòu)一樣，機器學習的出現(xiàn)也帶來了對另一種加速器的需求，一種能夠有效處理機器學習工作負載的加速器。

人工智能已列入全球議程

人工智能硬件和軟件的發(fā)展推動了全球的國家和地區(qū)資助計劃。由于具有 AI 功能的處理器和加速器依賴于半導體制造商，這些制造商能夠生產(chǎn)亞太地區(qū)數(shù)據(jù)中心內(nèi)使用的芯片所需的更先進節(jié)點，因此制造 AI 芯片的能力取決于少數(shù)幾家公司。

到 2020 年，許多因素（例如新冠疫情大流行、干旱、制造設(shè)施火災(zāi)爆發(fā)和稀有氣體采購困難）導致全球芯片短缺，半導體芯片供不應(yīng)求。從那時起，半導體價值鏈中最大的利益相關(guān)者（美國、歐盟、韓國、日本和中國）一直在尋求減少制造赤字的風險，以防萬一出現(xiàn)導致平衡的另一組情況更加加劇了芯片短缺。國家和地區(qū)政府的舉措已經(jīng)到位，以激勵半導體制造公司擴大業(yè)務(wù)或建設(shè)新設(shè)施。

進步的成本

機器學習是計算機程序利用數(shù)據(jù)根據(jù)模型進行預(yù)測，然后通過調(diào)整所用權(quán)重來優(yōu)化模型以更好地適應(yīng)所提供數(shù)據(jù)的過程。因此，計算涉及兩個步驟：訓練和推理。實施 AI 算法的第一個階段是訓練階段，在此階段，數(shù)據(jù)被輸入模型，模型調(diào)整其權(quán)重，直到它與提供的數(shù)據(jù)適當匹配。第二階段是推理階段，執(zhí)行經(jīng)過訓練的 AI 算法，并將新數(shù)據(jù)（在訓練階段未提供）以與獲取的數(shù)據(jù)一致的方式進行分類。在這兩個階段中，訓練階段的計算量更大，鑒于此階段涉及執(zhí)行相同的計算數(shù)百萬次（一些領(lǐng)先的 AI 算法的訓練可能需要數(shù)天才能完成）。這就提出了一個問題：訓練人工智能算法需要多少錢？

為了量化這一點，IDTechEx 嚴格計算了 AI 芯片從 90 nm 到 3 nm 的設(shè)計、制造、組裝、測試和封裝以及運營成本。通過考慮具有給定晶體管密度的 3 nm 芯片將比具有相同晶體管密度的更成熟的節(jié)點芯片具有更小的面積，可以將為給定 AI 算法部署前沿芯片的成本與落后，邊緣芯片能夠為相同的算法提供相似的性能。例如，基于我們使用的 3 nm 芯片模型，如果具有給定面積和晶體管密度的 3 nm 芯片連續(xù)使用 5 年，所產(chǎn)生的成本將比具有相同晶體管密度的 90 nm 芯片連續(xù)運行 5 年的成本低 45.4 倍。