與芯片實(shí)際利潤(rùn)的縮減作斗爭(zhēng)

更小的工藝節(jié)點(diǎn)，加上不斷尋求在設(shè)計(jì)中添加更多功能，迫使芯片制造商和系統(tǒng)公司選擇哪些設(shè)計(jì)和制造團(tuán)隊(duì)能夠獲得不斷縮小的技術(shù)利潤(rùn)。

過(guò)去，利潤(rùn)主要分配給代工廠(chǎng)和設(shè)計(jì)團(tuán)隊(duì)，代工廠(chǎng)實(shí)施高度限制性的設(shè)計(jì)規(guī)則（RDR）以補(bǔ)償新工藝技術(shù)的不確定性，設(shè)計(jì)團(tuán)隊(duì)在設(shè)計(jì)中內(nèi)置額外的電路以確?？煽啃浴DR 為晶圓廠(chǎng)的各種工藝增加了余量，使晶圓廠(chǎng)能夠緩沖從畸形特征到工藝變化的所有情況，這對(duì)于新工藝來(lái)說(shuō)總是比成熟工藝更容易出現(xiàn)問(wèn)題。對(duì)于設(shè)計(jì)團(tuán)隊(duì)來(lái)說(shuō)，額外的電路可以在現(xiàn)場(chǎng)出現(xiàn)問(wèn)題時(shí)提供故障轉(zhuǎn)移。

但從 finFET 節(jié)點(diǎn)開(kāi)始僅僅在設(shè)計(jì)中增加余量就不再是一種選擇。晶體管密度的增加和電線(xiàn)的細(xì)化達(dá)到了總系統(tǒng)裕度（代工廠(chǎng)和設(shè)計(jì)團(tuán)隊(duì)共同構(gòu)建到芯片中的總和）的程度，開(kāi)始影響性能和功耗。簡(jiǎn)而言之，通過(guò)細(xì)電線(xiàn)和額外的電路將信號(hào)驅(qū)動(dòng)更遠(yuǎn)的距離需要更多的能量，并且會(huì)降低性能。因此，代工廠(chǎng)開(kāi)始與 EDA 公司更加密切地合作，通過(guò)更好的工具、越來(lái)越多地通過(guò)應(yīng)用 AI/ML 和更詳細(xì)的模擬，以及將這些工具與新工藝技術(shù)更緊密地集成來(lái)減少保護(hù)帶。

結(jié)果是不同團(tuán)體之間爭(zhēng)先恐后地游說(shuō)從設(shè)計(jì)到制造的流程中獲得任何可用的利潤(rùn)。該裕度可以作為異構(gòu)集成中不確定性的對(duì)沖，以及各種類(lèi)型噪聲和由于晶體管密度增加而導(dǎo)致的物理效應(yīng)的緩沖。它還改變了測(cè)試、計(jì)量和檢查的插入點(diǎn)，特別是對(duì)于安全和任務(wù)關(guān)鍵型設(shè)計(jì)，并將測(cè)試擴(kuò)展到制造之外并進(jìn)入現(xiàn)場(chǎng)，當(dāng)數(shù)據(jù)路徑由于數(shù)據(jù)路徑退化而導(dǎo)致數(shù)據(jù)路徑退化時(shí)，可以使用余量重新路由信號(hào)。老化或潛在缺陷。在某些情況下，這也促使芯片制造商在經(jīng)過(guò)硅片充分驗(yàn)證的技術(shù)或由于其固有冗余而更具彈性的技術(shù)之間進(jìn)行選擇，而不是最新、最先進(jìn)的技術(shù)。

PDF Solutions 總裁兼首席執(zhí)行官 John Kibarian 表示：「人們正在尋找容變性設(shè)計(jì)，以避免邊緣問(wèn)題的影響。」「某些架構(gòu)適合這樣做。因此，任何類(lèi)似數(shù)組或本質(zhì)上并行的元素——比特幣挖礦芯片、GPU、TensorFlow 芯片或任何其他 IPU（智能處理單元）——相對(duì)于 CPU 或單個(gè)處理元素而言，往往具有可變性容忍能力。這些已經(jīng)占據(jù)了大部分工作負(fù)載，而工作負(fù)載現(xiàn)在正在轉(zhuǎn)向本質(zhì)上更能感知變化的事物。這可以讓你免受晶圓廠(chǎng)變化的影響。但可變性最低的晶圓廠(chǎng)仍然占據(jù)了最大的市場(chǎng)份額，因?yàn)槭褂每勺冃暂^小的技術(shù)仍然會(huì)獲得更好的結(jié)果，從而生產(chǎn)出可變性較小的產(chǎn)品，并且你將因此獲得報(bào)酬。」

利潤(rùn)率的降低也使現(xiàn)有制造工藝的改進(jìn)變得更加重要，其中的關(guān)鍵工作之一是將來(lái)自一個(gè)或多個(gè)步驟的數(shù)據(jù)與工廠(chǎng)中的其他步驟集成在一起。

Tignis 總裁兼首席執(zhí)行官 Jon Herlocker 表示：「數(shù)據(jù)集成是其中的關(guān)鍵部分。」?！妇A廠(chǎng)內(nèi)部有很多數(shù)據(jù)孤島，特別是在前端和后端之間，因?yàn)楹芏嗫煽啃院蜏y(cè)試都發(fā)生在后端，而且很多時(shí)候數(shù)據(jù)孤島沒(méi)有連接到后端。前端數(shù)據(jù)孤島。我們?cè)跀?shù)據(jù)孤島方面看到的另一個(gè)有趣的問(wèn)題是，先進(jìn)的封裝正在變得非常重要。與前端相比，包裝方面存在的技術(shù)和數(shù)據(jù)基礎(chǔ)設(shè)施技術(shù)含量較低，但擁有這種低技術(shù)基礎(chǔ)設(shè)施的同一組正在開(kāi)始做一些高科技的事情。所以現(xiàn)在他們問(wèn)自己，『我們是否要采用我們的后端技術(shù)并將其升級(jí)到可以處理我們現(xiàn)在所擁有的復(fù)雜性的程度？』」

芯片設(shè)計(jì)和制造的每個(gè)流程都需要收緊，以彌補(bǔ)利潤(rùn)率的下降。這包括制造和測(cè)試、計(jì)量和檢驗(yàn)等明顯領(lǐng)域。

Onto Innovation 光刻產(chǎn)品營(yíng)銷(xiāo)總監(jiān) Keith Best 表示：「如果你看看覆銅層壓板（這是先進(jìn)封裝扇出的當(dāng)前技術(shù)水平），你可能會(huì)擁有多達(dá) 20 層的 RDL?！埂改惚仨毚_保這些注冊(cè)是準(zhǔn)確的。但是，當(dāng)然，人們總是在努力獲得更好的 [計(jì)量和檢查] 分辨率性能。隨著分辨率越來(lái)越緊，覆蓋層也越來(lái)越緊，然后你就會(huì)擔(dān)心基材是否穩(wěn)定。對(duì)于覆銅層壓板，當(dāng)固化這些層時(shí)，可以改變基材的形狀。隨著多層的變化，開(kāi)口變得越來(lái)越難滿(mǎn)足，最終導(dǎo)致良率損失。」

這為制造中使用的新材料創(chuàng)造了機(jī)會(huì)，包括玻璃和不同的犧牲和永久粘合材料。但由于在準(zhǔn)確理解材料與其他工藝結(jié)合時(shí)的表現(xiàn)方面存在差距，因此還需要留有余量。

「我們需要幫助的地方是弄清楚我們的材料在客戶(hù)流程中的具體表現(xiàn)，」Brewer Science 首席技術(shù)官 Rama Puligadda 說(shuō)道?！溉绻覀兡軌颢@得加工條件，我們就可以模擬我們的材料在這些過(guò)程中的表現(xiàn)或表現(xiàn)。這將幫助我們預(yù)測(cè)故障并縮短反饋循環(huán)?！?/span>

更糟糕的是，今天使用的材料——就像許多制造工藝一樣——與五年前有很大不同。

「當(dāng)今封裝中使用的材料在性能、穩(wěn)定性、質(zhì)量、環(huán)境兼容性和清潔度方面受到更高的標(biāo)準(zhǔn)，」普利加達(dá)說(shuō)?！刚雇磥?lái)，將需要不含 PFAS 和 PFOS 的材料，并且需要更高水平的清潔度來(lái)支持混合粘合等工藝。包裝材料將向前端質(zhì)量要求轉(zhuǎn)變。」

更好的設(shè)計(jì)工具，但更多的孤立數(shù)據(jù)

在設(shè)計(jì)方面，分配保證金一直是一個(gè)挑戰(zhàn)，但在針對(duì)特定領(lǐng)域的異構(gòu)設(shè)計(jì)中，它變得越來(lái)越困難。這種異質(zhì)性使得芯片制造商能夠嘗試不同的選擇，并基于競(jìng)爭(zhēng)的原因啟用工程變更訂單。但是現(xiàn)在的利潤(rùn)率太低了，需要提前做更多的工作，這就是為什么設(shè)計(jì)技術(shù)協(xié)同優(yōu)化和系統(tǒng)技術(shù)協(xié)同優(yōu)化最近得到了如此多的關(guān)注。決策需要在過(guò)程的早期做出，因?yàn)槲锢磉吘嗾谟绊憦碾S機(jī)過(guò)程到原子層過(guò)程的所有東西。

多家公司董事會(huì)成員、ARM 前首席執(zhí)行官西蒙·塞格斯 (Simon Segars) 表示：「在利潤(rùn)率上堆放了很多利潤(rùn)，而利潤(rùn)率長(zhǎng)期以來(lái)一直在增加。」「ML 在設(shè)計(jì)中的一些應(yīng)用提供了一個(gè)機(jī)會(huì)，可以跨越更大的界限進(jìn)行優(yōu)化，擠出一些空白，并以稍微不同的方式理解故障機(jī)制?！?/span>

這引起了爭(zhēng)論，因?yàn)殡m然設(shè)計(jì)團(tuán)隊(duì)總是希望有更多的余量，但存在與物理相關(guān)的懲罰。至少在設(shè)計(jì)的前沿，更少的余量意味著更好的性能和功耗，但這也需要重新思考各種流程和方法。裕度需要在整個(gè)系統(tǒng)的背景下考慮，而不僅僅是單個(gè)塊或流程。

「每個(gè)人都希望降低利潤(rùn)率，」Movellus 總裁兼首席執(zhí)行官 Mo Faisal 表示?！府?dāng)你查看 300 瓦及以上的處理器時(shí)，你實(shí)際上找不到封裝。也許你只需將其降低幾瓦，就可以從不可能變?yōu)榭赡?。做到這一點(diǎn)的方法是減少利潤(rùn)。我在哪里超裕度，因?yàn)槊恳粋€(gè)超裕度都會(huì)增加 V min，從而降低電壓 - 功率 V2。所以這一切都會(huì)反饋回來(lái)。V 與時(shí)間相關(guān)，因此有一種推動(dòng)力來(lái)擠出每一個(gè)可能的余量，而這一切都?xì)w結(jié)為時(shí)間。但這需要系統(tǒng)視圖，而不僅僅是查看單個(gè)塊。」

3D-IC 的挑戰(zhàn)變得更加復(fù)雜。Synopsys 數(shù)字設(shè)計(jì)營(yíng)銷(xiāo)高級(jí)總監(jiān)謝卡爾·卡普爾 (Shekhar Kapoor) 表示：「這是最可怕的部分，也是人們猶豫的原因。」。「方法論和工具已經(jīng)有了，我們今天實(shí)際上可以幫助你劃分設(shè)計(jì)。我們可以純粹從連接的角度告訴你什么是最好的分區(qū)。你可以將所有宏放在一個(gè)芯片中，你可以在此處擁有邏輯，然后你可以在此處擁有內(nèi)存，并且你可能會(huì)滿(mǎn)足你的大性能目標(biāo)。但這是最佳方法嗎？你是否看過(guò)圖中出現(xiàn)的所有其他內(nèi)容？你對(duì)它的熱部分做了什么？你有熱裕度和功率裕度，并且必須將它們加在一起。但我們過(guò)去有 20 個(gè)不同的角落?，F(xiàn)在，對(duì)于典型的單片設(shè)計(jì)，我們有大約 200 個(gè)時(shí)序角。因此，你必須考慮名義上最壞情況的所有這些組合，并且所有這些都具有巨大的乘法因子。這只是為了計(jì)時(shí)。你還面臨熱問(wèn)題、老化問(wèn)題、電力問(wèn)題。如何延長(zhǎng)時(shí)序簽核，不僅僅是點(diǎn)對(duì)點(diǎn)、觸發(fā)器到觸發(fā)器，還要考慮功率和熱量的影響。如果你能正確地做到這一點(diǎn)，那么至少你可以在一個(gè)地方處理利潤(rùn)。」

西格斯同意了。「你可以擔(dān)心設(shè)計(jì)中『這個(gè)區(qū)塊』或『這個(gè) IP』的余量。對(duì)于不同基板上的堆疊芯片或多個(gè)芯片，特別是如果它們來(lái)自不同的代工廠(chǎng)，每個(gè)人都會(huì)建立安全邊際。但如果你繼續(xù)這樣做，最終你就沒(méi)有任何表現(xiàn)。這可能會(huì)導(dǎo)致不同的構(gòu)建模塊特征的方式。」

這也增加了對(duì)電源完整性分析的需求，而這在十年前通常被認(rèn)為不重要。Ansys 營(yíng)銷(xiāo)總監(jiān) Marc Swinnen 表示：「現(xiàn)在它是一級(jí)簽核工具，因?yàn)殡妷涸６纫呀?jīng)變得如此之小。」。「降低功耗最好的辦法就是降低電壓，所以就有了超低壓工藝。但這意味著你會(huì)產(chǎn)生電壓降沒(méi)有余量的副作用。你已將電壓壓得如此之低，以至于你確實(shí)無(wú)法承受路徑上的任何損失，因此它們對(duì)電壓降變得非常非常敏感，并且 EM/IR 成為一級(jí)簽核工具。如果增加壓降裕度，則最大頻率會(huì)下降，因?yàn)楝F(xiàn)在必須針對(duì)較低的電壓進(jìn)行設(shè)計(jì)。因此，你不僅沒(méi)有太多利潤(rùn)，而且你創(chuàng)造的任何利潤(rùn)都會(huì)直接影響你的績(jī)效底線(xiàn)。這意味著除非絕對(duì)必要，否則你真的不想把那個(gè)余量放在那里。盡管如此，人們?nèi)匀豢吹?F max 降低約 10% 的芯片比他們最初模擬的要高，而且他們無(wú)法完全獲得他們應(yīng)該獲得的頻率。最常見(jiàn)的原因是動(dòng)態(tài)壓降。電壓降分析中存在一些逃逸，他們沒(méi)有看到在實(shí)際芯片中會(huì)導(dǎo)致影響時(shí)序的局部電壓降。由于他們沒(méi)有預(yù)料到的電壓降情況，他們發(fā)現(xiàn)頻率神秘地下降了 10%，這可能是由于動(dòng)態(tài)電壓降造成的，動(dòng)態(tài)電壓降已經(jīng)完全取代了傳統(tǒng)的靜態(tài)電壓降。面臨的挑戰(zhàn)是確定哪些開(kāi)關(guān)組合是現(xiàn)實(shí)的，哪些開(kāi)關(guān)組合會(huì)導(dǎo)致最嚴(yán)重的電壓降，以及如何減輕這些電壓降以及如何解決這些問(wèn)題。但通過(guò)芯片的全面利潤(rùn)來(lái)應(yīng)對(duì)這種情況的想法是行不通的。已經(jīng)成為一個(gè)非常困難的問(wèn)題。

此外，基于保護(hù)帶不再是一種選擇的事實(shí)，裕度可能會(huì)決定哪種工藝（或者在先進(jìn)封裝的情況下，哪種工藝）最適合特定的設(shè)計(jì)。「高級(jí)節(jié)點(diǎn)還不成熟，」Movellus 的費(fèi)薩爾說(shuō)?！鸽娋€(xiàn)中有更多的變化和更多的電阻，你需要通過(guò)提高電壓來(lái)付出代價(jià)。柵極電壓可以降至 0.6 伏，但即使對(duì)于 3 納米，也必須保持在 0.75 伏左右。這一切都將成為保證金。」

結(jié)論

如何分配保證金以及向哪些群體分配保證金正在成為一個(gè)重大挑戰(zhàn)。它不再局限于一個(gè)流程或流程的一部分。相反，邊際需要在一個(gè)系統(tǒng)的背景下考慮，有時(shí)甚至是一個(gè)系統(tǒng)的系統(tǒng)，并且需要將其視為跨越多個(gè)組的總數(shù)。

目標(biāo)是提高可靠性，裕度會(huì)影響處理元件、存儲(chǔ)器、芯片架構(gòu)的選擇，并最終影響信號(hào)的完整性和系統(tǒng)的彈性。它是每個(gè)設(shè)備的核心，盡管它對(duì)于設(shè)計(jì)到制造鏈的不同部分并不總是顯而易見(jiàn)。如今的芯片行業(yè)正在努力應(yīng)對(duì)利潤(rùn)減少的影響，以及如何彌補(bǔ)捷徑的損失。