針對噪聲模擬設計的 ASIC 修復

噪聲是混合信號 ASIC 中的一個常見問題，會降低性能并危及產品的完成度。本應用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設計或作為終產品進行交付。討論了通過校正模擬電路中的噪聲、進行調整、校準增益和偏移以及清潔電源來優(yōu)化 ASIC 的方法。其回報是更快的上市時間，甚至可以防止額外的 ASIC 制造旋轉。

噪聲是混合信號 ASIC 中的一個常見問題，會降低性能并危及產品的完成度。本應用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設計或作為終產品進行交付。討論了通過校正模擬電路中的噪聲、進行調整、校準增益和偏移以及清潔電源來優(yōu)化 ASIC 的方法。其回報是更快的上市時間，甚至可以防止額外的 ASIC 制造旋轉。
簡介
本應用筆記解決了模擬設計中常見的缺陷，即噪聲。它討論了針對墨菲定律在預定 ASIC 生產中出現的問題的一些解決方案。此外，還建議了一些步驟或程序來幫助工作設計師和工程師解決常見的設計問題。
噪聲是混合信號 ASIC 中的一個常見問題，會降低性能并危及產品的完成度。本應用筆記提供了添加外部電路的提示和技巧，使許多 ASIC 可用于原型設計或作為終產品進行交付。討論了通過校正模擬電路中的噪聲、進行調整、校準增益和偏移以及清潔電源來優(yōu)化 ASIC 的方法。其回報是更快的上市時間，甚至可以防止額外的 ASIC 制造旋轉。
的專用集成電路 (ASIC) 的首片成功率超過 90%。您可能想知道為什么我們要討論“解決”這個問題的方法？畢竟，ASIC 幾乎可以工作了，沒有時間旋轉它并仍然滿足市場窗口的要求。聽起來有點熟？不幸的是，墨菲定律1 說：“任何可能出錯的事情，都會在糟糕的時候出錯”，這也適用于此。無論我們如何模擬、構建現場可編程門陣列（FPGA）和原型，都會有驚喜。小事情需要改進。然后，正當你認為自己已經接近目標時，銷售人員卻表示，如果沒有其他“小”功能，他們就無法銷售該設備。當然，引進的期限不能延長。這種戲劇并不陌生，它可能是 ASIC 設計師的噩夢。
我們經常在 ASIC 上看到模擬設計錯誤。我們拿起一塊板，在角落里有一個“哎呀邏輯”，這個設計功能在當時看來是正確的，但現在顯然不起作用了。本文討論解決“哎呀”問題的方法。我們提供了添加外部電路的提示和技巧，以使許多 ASIC 可用于原型設計，或者在許多情況下可用于可交付的產品。我們展示了如何校正模擬電路中的噪聲、進行調整、校準增益和偏移以及清潔電源?；貓笫敲總€人的目標：更快的上市時間，甚至避免額外的 ASIC 制造旋轉。
優(yōu)化模擬以降低噪聲
噪聲是混合信號 ASIC 中的一個常見問題，主要是因為數字邏輯開關噪聲會進入敏感的模擬電路。圖 1 顯示了情況布局，其中每個模塊都有自己的電源和接地引腳。盡管如此，數字電路正在以快速邊沿切換電流，從而對接地和電源引腳產生串擾和反彈。

如果同一封裝中有兩個芯片（一個模擬芯片和一個數字芯片），并且構建方式非常類似于混合芯片，則這種布局將是理想的。該配置將允許兩個真正獨立的接地，因為電路不會共享公共硅基板。唉，在現實世界中，這個 ASIC 是一個芯片，但擁有盡可能多的獨立電源和接地引腳仍然很重要。這為我們排除故障和解決問題時提供了的靈活性。現在讓我們看看優(yōu)化該電路中某些模塊的方法。
微處理器和數字邏輯中的開關噪聲
我們從右下角開始檢查圖 1 電路，即微處理器和其他數字邏輯，它們都是開關噪聲的來源。缺乏經驗的設計人員可能會說，“但時鐘只有 1MHz。” 這是事實，但完美方波的邊緣具有延伸至無窮大的奇次諧波。實際上，多的能量是在前五到七個諧波中。同樣在時鐘系統中，時鐘使除傳播延遲之外的邊沿一致。，CMOS 輸出在開關期間消耗電流。
圖2顯示了電流的兩種用途：一是給下的電容充電；二是給后級電容充電。第二，在開關期間為兩個晶體管部分供電。請參見圖 3 中的數據。雖然電流很小，但當有數百萬個晶體管進行開關時，電流就會累積起來。
ASIC 修復嘈雜的模擬“Oops”_2.png
這會給我們帶來什么？一些設計人員使用術語“模擬”和“數字”來區(qū)分電源域和接地域。我們分別更喜歡“干凈”和“骯臟”這兩個詞，因為它有助于思考過程。在 ASIC 內部，接地可能會反彈，從而將數字接地噪聲引入模擬電路。因此，這兩個接地域需要在一個系統星點處連接，以保持噪聲分離。選擇電源去耦電容器時需要考慮電容器的自諧振。數字邏輯中的閾值可消除噪聲，而模擬電路則沒有閾值。
提高 ADC 的 SNR
現在轉向為 ADC 供電的模擬前端 (AFE)。它由多路復用器、放大器和濾波器組成。如果 ADC 信號有噪聲，我們會查看輸入信號的信噪比 (SNR)，以確定可以改進的地方。有幾個簡單的問題需要問。是否使用了 ADC 的全部范圍？我們可以使用放大器和數字電位器添加增益或偏移來居中并優(yōu)化信號范圍嗎如果輸入信號噪聲太大，我們可以清理源的電源，甚至使用低噪聲基準來為其供電嗎？是否存在帶外 (OOB) 射頻干擾 (RFI) 或電磁干擾 (EMI)？我們可以屏蔽電路、添加雙絞線、使用差分輸入放大器或添加低通濾波器來消除共模噪聲嗎？5,6 這些問題的簡短答案是，是的。
另一個常見問題是 AFE 的信號源。假設傳感器不可用或需要更換為其他制造商的部件。情況變得更加復雜，因為替換部件可能具有不同的輸出質量；它可能需要使用外部放大器進行阻抗變換、增益或偏移才能繼續(xù)進行類似操作。AFE 本身的噪音可能太大，那么我們能否通過串聯電感器、電阻器或鐵氧體磁珠更好地實現電源去耦？低噪聲基準電壓源也可以用作電源替代品。
結論
我們可以通過不需要再次完整布局的簡單修復來解決多少其他 ASIC 問題？在我們看到它們并嘗試之前，我們永遠不會知道。工程師們知道，墨菲和他的“定律”始終潛伏在設計實驗室的陰影中。這就是為什么每個智能 ASIC 設計人員都需要經驗豐富的模擬工程師來預測問題并解決影響產品上市時間的模擬噪聲問題（“oops”）。