電壓模式R－2R DAC的工作原理和特性

首先，我們將簡要回顧一下開爾文分壓器DAC。這種結(jié)構(gòu)很簡單，但它們需要大量的電阻和開關(guān)來實(shí)現(xiàn)高分辨率DAC。這個(gè)問題的一個(gè)解決方案是稱為R-2R DAC的DAC結(jié)構(gòu)。這些結(jié)構(gòu)巧妙地利用梯形網(wǎng)絡(luò)來實(shí)現(xiàn)電阻較少的DAC。

本文將探討電壓模式R-2R DAC結(jié)構(gòu)。
在本文中，我們將探索什么是R-2R DAC以及如何實(shí)現(xiàn)它們。
首先，我們將簡要回顧一下開爾文分壓器DAC。這種結(jié)構(gòu)很簡單，但它們需要大量的電阻和開關(guān)來實(shí)現(xiàn)高分辨率DAC。這個(gè)問題的一個(gè)解決方案是稱為R-2R DAC的DAC結(jié)構(gòu)。這些結(jié)構(gòu)巧妙地利用梯形網(wǎng)絡(luò)來實(shí)現(xiàn)電阻較少的DAC。
什么是數(shù)字轉(zhuǎn)換器？
數(shù)模轉(zhuǎn)換器（DAC）接收以數(shù)字代碼表示的數(shù)據(jù)，并產(chǎn)生等效模擬輸出（見下面的圖1）。值得一提的是，除了數(shù)字輸入外，DAC還需要模擬基準(zhǔn)電壓或電流才能工作。該基準(zhǔn)電壓源可在DAC芯片內(nèi)部產(chǎn)生，也可在外部提供。

圖1. 圖片由 ADI公司.

上述理想傳遞函數(shù)對應(yīng)于一個(gè)三位單極性DAC。請注意，DAC輸入和輸出都是量化值，傳遞函數(shù)實(shí)際上由八個(gè)點(diǎn)組成（而不是穿過這八個(gè)點(diǎn)的線）。此外，模擬輸出（輸入代碼全為1的輸出）比滿量程（FS）值低。
串式DAC（開爾文分頻器）簡介：2的問題n 電阻
產(chǎn)生圖1傳遞函數(shù)的基本結(jié)構(gòu)如下圖2所示。這種結(jié)構(gòu)稱為串式DAC或開爾文分壓器，使用八個(gè)相等的電阻串聯(lián)來產(chǎn)生三位DAC的八個(gè)不同電壓電平。例如，要產(chǎn)生等于 V 的模擬輸出裁判/4，我們只需要轉(zhuǎn)動開關(guān)SW4 上。
輸出緩沖器用于防止電阻串受到DAC輸出節(jié)點(diǎn)V的任何負(fù)載效應(yīng)代數(shù)轉(zhuǎn)換器.

圖2

開爾文分頻器的一個(gè)主要缺點(diǎn)是n位DAC需要2n 電阻器和開關(guān)。這就是為什么使用這種方法來構(gòu)建高分辨率DAC并不容易的原因（盡管可以將開爾文分頻器與其他技術(shù)結(jié)合使用來構(gòu)建更復(fù)雜的DAC）。
然而，有一種有趣的方法，它使用梯形網(wǎng)絡(luò)來顯著減少電阻器的數(shù)量。這些結(jié)構(gòu)稱為R-2R DAC，將在下一節(jié)中討論。
分析 R-2R DAC 電路
基本的四位R-2R電壓模式DAC如圖3所示。數(shù)字代碼應(yīng)應(yīng)用于輸入 D3...D0，其中 D3 是有效位 （MSb），D0 是有效位 （LSb）。請參考Robert Keim之前的文章以了解更多信息 /有效位/字節(jié)和字節(jié)序.
如您所見，梯形圖中有兩種不同的電阻值（R 和 2R）。

圖3

R-2R DAC 電阻器
一些觀察可以使電路的分析更簡單：
在每個(gè)R電阻的左側(cè)，我們總是會看到R的等效電阻。如圖 4 中的藍(lán)色箭頭所示。
考慮到前面的觀察結(jié)果，我們知道從R電阻的右側(cè)端子看，我們總是會看到一個(gè)2R的等效電阻（圖4中的紅色箭頭）。
請注意，為了計(jì)算等效電阻，施加到 D3...D0 的電壓源對地短路。

圖 4

電路操作
現(xiàn)在讓我們檢查電路操作。假設(shè) D0 連接到 V REF并且其他位為邏輯低電平；我們得到圖5中的電路。

圖 5

應(yīng)用戴維寧定理，我們可以對虛線左側(cè)的電路建模，如圖 6 所示。

圖 6

戴維南等效電壓為VREF除以2，戴維南等效電阻等于R。
現(xiàn)在，我們使用這個(gè)等效電路，得到圖 7 中的電路。

圖 7

使用戴維南方程簡化 R-2R DAC 電路
如果我們考慮圖7中虛線左側(cè)的電路，我們會觀察到重復(fù)的模式。有兩個(gè)2R電阻和一個(gè)電壓源。這部分電路的戴維寧等效值如圖8所示。

圖8

因此，V裁判 再次降低兩倍，等效電阻仍為R。如果我們將此模型連接到電路的其余部分，則先前的模式將再次出現(xiàn)。如圖 9 所示。

圖9

考慮到我們之前的簡化，我們可以很容易地在虛線左側(cè)找到電路的戴維寧等效物。戴維寧電壓將為V裁判/8，戴維寧電阻將為2R。插入戴維寧等價(jià)物，我們得到圖 10。

圖10

考慮到 虛擬地面 在運(yùn)算放大器的反相輸入端，我們可以看到?jīng)]有電流流過電阻，導(dǎo)致D3輸入接地，因此電流（V裁判/8）/2R 將流過反饋電阻 （RF).假設(shè) RF=2R，輸出電壓將為 VDAC = -2R ? （V裁判/8）/2R = -V裁判/8.該輸出電壓對應(yīng)于DAC LSB。
現(xiàn)在，讓我們檢查其他數(shù)字輸入組合。假設(shè) D1 連接到 V裁判 其他位邏輯低電平?？紤]到我們的個(gè)觀察結(jié)果，我們可以對電路進(jìn)行建模，如圖11所示。

圖11

應(yīng)用戴維寧定理，我們得到以下原理圖。

圖12

這與圖 9 相同，只是輸入為 V裁判/2 而不是 V裁判/4.考慮D的結(jié)果3D2D1D0 = 0001，如果 RF = 2R 我們得到 V代數(shù)轉(zhuǎn)換器 = -V裁判/4.
如果 D2 連接到 V裁判 其他三位邏輯低電平，我們得到圖13中的模型。

圖13

應(yīng)用戴維寧定理，我們得到圖14中的電路。

圖14

考慮到運(yùn)算放大器反相輸入端的虛地，電流 (V REF /2)/2R 應(yīng)該流過反饋電阻。因此，我們有：V DAC = -V REF /2。
為了檢查 MSB，我們假設(shè) D3 連接到 V REF（邏輯高電平），其他三位接地（邏輯低電平）。在這種情況下，我們獲得圖 15 中的模型。

圖 15

因此，輸出電壓將為 V DAC = -(V REF /2R)?2R = -V REF。
總而言之，連接輸入 D3， D2， D1和 D0 到 V裁判 可分別產(chǎn)生-V的電壓步長裁判， -V裁判/2， -V裁判/4 和 -V裁判/8.這些電壓階躍是執(zhí)行數(shù)模轉(zhuǎn)換時(shí)所需的基準(zhǔn)電壓的二進(jìn)制加權(quán)分?jǐn)?shù)。由于電路是線性的，輸入的組合將產(chǎn)生相應(yīng)的輸出電壓階躍的相同組合。例如，如果 D0 和 D1 連接到 V裁判 和 D2 和 D3 邏輯低電平，輸出將為-V裁判/8 -V裁判/4 = -3V裁判/8.注意反饋電阻，RF，直接影響DAC的增益。
電壓模式R-2R DAC的一些重要特性
R-2R梯形網(wǎng)絡(luò)中的電阻連接永遠(yuǎn)不會被開關(guān)斷開（如開爾文分壓器）。該設(shè)計(jì)使得無論對DAC施加何種數(shù)字代碼，運(yùn)算放大器的反相端始終具有恒定的等效電阻。換句話說，梯形網(wǎng)絡(luò)的輸出阻抗是恒定的。這使得放大器或單位增益緩沖器的穩(wěn)定更加容易。
但是，基準(zhǔn)電壓源觀察到梯形圖網(wǎng)絡(luò)的負(fù)載阻抗變化。因此，參考發(fā)生器應(yīng)該能夠產(chǎn)生適用于寬負(fù)載電阻范圍的電壓。
如果與理想元件值的偏差相對較大，則R-2R DAC的輸入至輸出響應(yīng)可以是非單調(diào)的。單調(diào)DAC響應(yīng)要么完全不增加，要么完全不減少。例如，開爾文分頻器的輸入-輸出特性是單調(diào)的。如果我們增加輸入數(shù)字代碼，輸出模擬電壓將增加或（在壞的情況下）保持其值;它不會減少。因此，組件不匹配不會導(dǎo)致非單調(diào)響應(yīng)。
R-2R DAC的情況并非如此。采用圖4的結(jié)構(gòu)，模擬輸出應(yīng)隨著輸入代碼的增加而減小。但是，假設(shè)由于電阻值不匹配，對應(yīng)于MSB的輸出電壓階躍為-3?V裁判/4而不是理想值 -V裁判.如果輸入代碼從 0111 更改為 1000，則輸出將從 -V裁判/2 - V裁判/4 - V裁判/8 = -7?V裁判/8 至 -3?V裁判/4.
因此，如果我們有不匹配，輸入代碼的增加會導(dǎo)致模擬輸出電壓的增加，因此輸入到輸出的響應(yīng)可以是非單調(diào)的！請注意，某些應(yīng)用需要在閉環(huán)系統(tǒng)中使用DAC。在這些情況下，非單調(diào)DAC響應(yīng)可能會改變 負(fù)面反饋 到積極的反饋。這就是為什么單調(diào)性可能很重要，具體取決于應(yīng)用。